DISEÑO DE CIRCUITOS LÓGICOS COMBINACIONALES
Ejemplos: Analizar los siguientes ejemplos:
Tocci: Figuras 4-4 y 4-6, tabla 4-1, ejemplos 4-7 a 4-9 (hasta la figura 4-10), 4-21 a 4-23.
La solución de los siguientes dos ejemplos se presenta en documento que se adjunta.
1. Juan y María Pérez tienen dos hijos, José y Susana. Cuando salen a comer, van a
un restaurante que sólo sirve hamburguesas o a uno que sólo sirve pollo. Antes de
salir, la familia vota para elegir el restaurante. Gana la mayoría, excepto cuando los
papás están de acuerdo, en cuyo caso ellos ganan. Cualquier otro empate implica ir al
restaurante de pollo. Diseñar un circuito lógico que seleccione en forma automática el
restaurante elegido cuando toda la familia vota.
2. Diseñar un circuito lógico combinacional en cuya entrada se aplican dos números
binarios de 2 bits cada uno y en la salida se entregue en binario la suma entre los dos
números de la entrada.
Ejercicios: dar solución a algunos de los siguientes problemas:
Tocci: preguntas de repaso (página 133) 1. y 2. (página 153) 1. a 3., problemas al final
del capítulo: 4-4 a 4-10, éste último implementarlo con compuertas NOR, 4-22, 4-23,
4-32 a 4-38.
Ejercicios que se adjuntan a este documento.
MAPAS DE KARNAUGH
Es un método gráfico para simplificar ecuaciones boleanas de máximo 6 variables. Está
formado por una matriz de celdas que representan las combinaciones de las variables del
sistema. Las variables se organizan en el M. de K. en código Gray, de modo que entre celdas
adyacentes solo cambia una variable.
En las celdas se colocan los unos o los ceros y se forman grupos entre ellos en múltiplos de
2N (N ≥1) de acuerdo a las adyacencias horizontales y/o verticales.
La ecuación simplificada resulta de los términos AND obtenidos de los grupos de unos
haciendo operación OR entre ellos (SOP) o de los términos OR obtenidos de los grupos de
ceros haciendo operación AND entre ellos (POS).
Formato de mapas de Karnaugh de 2 y 3 variables
Estudiar por su cuenta como parte del trabajo independiente.
Analizar ejemplos y resolver problemas.
Formato de mapas de Karnaugh de 4 y 5 variables.
Figura 1. Formatos de mapas de Karnaugh de 4 variables.
Figura 2. Formatos de mapas de Karnaugh de 5 variables.
Formato de mapas de Karnaugh de 6 variables
Estudiar por su cuenta como parte del trabajo independiente.
Analizar ejemplos y resolver problemas.
Ejemplos
Ejemplo de video
[Link]
En este vídeo al último término de la ecuación obtenida del
mapa de la izquierda se le elimina la variable C porque se puede obtener un grupo con
los cuatro 1 de las esquinas en vez del grupo de dos 1 propuesto por el expositor, con
ello se elimina dicha variable.
Analizar los siguientes ejemplos:
Tocci: Figuras 4-12 a 4-12, ejemplos: 4-10 (figura 4-15) a 4-14, figura 4-18, ejemplos
4-15, 4-17 y 4-18.
Floyd: 4.25, 4.27, 4.29, figura 4.36, 4.30, 4.32, 4.33, figura 4.43 y 4.34.
Wakerly (tercera edición): figuras 4.27, 4.30, 4.32 y 4.37.
Ejercicios:
Tocci: preguntas de repaso (página 144) 1. A 3., problemas al final del capítulo: 4-11 a
4-19 y 4-27 a 4-31.
Floyd: problemas relacionados páginas: 236, 238, 240, 243, 245 y 248, revisión de la
sección 4.9 (página 242) 3, 4.11 (página 249), problemas al final del capítulo: 38 a 52.
Wakerly: problemas al final del capítulo 4.13, 4.15 (sólo producto de suma mínimo),
4.16, 4.19, 4.20 (sólo suma de producto mínima), 4.72 y 4.73 (pero sólo suma de
producto mínima)
Tarea sobre el tema.
Familias Lógicas
TTL
CMOS
ECL
BiCMOS
Generalidades:
1. Encapsulados: Tocci (páginas 182, 524 y 525).
2. Escalas de integración: Tocci (página 182).
3. Características ( parámetros o factores ) de las familias lógicas.
a) perfiles de tensión y de corriente: Tocci (página 518) y Wakerly (página 123).
b) capacidad de carga: Tocci (página 519) y Wakerly (página 123).
c) tiempo de propagación: Tocci (página 519) y Wakerly (página 123).
d) consumo de potencia: Tocci (página 520) y Wakerly (página 123).
e) inmunidad al ruido: Tocci (página 521) y Wakerly (página 124).
f) acción de suministro y consumo de corriente: Tocci (página 523).
3.1 Ejemplos: analizar los que se proponen.
Tocci: 8-1.
3.2 Ejercicios: dar solución a algunos de los propuestos al final del tema y del
capítulo.
Tocci: preguntas de repaso (pág. 525), 8-1, 8-3 y 8-4.
Wakerly: 3.1, 3.5, 3.7 y 3.10.
Familia TTL
Generalidades: transistor BJT tipo NPN estándar y Schottky funcionando en conmutación;
Wakerly páginas 176 a 182.
Subfamilias TTL
Estándar (74…..)
Schottky (74S….)
Schottky de baja potencia (74LS…)
Schottky avanzada (74AS…)
Schottky avanzada de baja potencia (74ALS..)
Flash (rápida) (74F….)
1. Compuerta NAND estándar 7400:
1.1 Circuito lógico: Tocci (figura 8-7 página 526).
a) funcionamiento con salida en bajo: Tocci (figura 8-8 a) página 527).
b) funcionamiento con salida en alto: Tocci (figura 8-8 b) página 527).
1.2 Diferentes compuertas de la subfamilia estándar.
OR 7432 AND 7408
NOT 7404 NOR 7402
NAND 7400 XOR 7486
2. Datos técnicos de compuerta NAND Schottky avanzada de baja potencia 74ALS00:
Tocci (figura 8-11 página 532).
a) voltaje de alimentación.
b) perfiles de tensión y de corriente: Tocci (página 531).
c) inmunidad al ruido: Tocci (página 531).
d) consumo de potencia: Tocci (página 533, ejemplo 8-2).
e) tiempos de propagación: Tocci (página 533, ejemplo 8-2).
f) capacidad de carga: Tocci (figura 8-13 páginas 537 y 538, ejemplo 8-5).
3. Subfamílias TTL: Tocci (páginas 534 a 536), Wakerly (páginas 193 y 194).
3.1 Ejemplos: analizar los que se proponen.
Tocci: 8-2 a 8-6.
3.2 Ejercicios: dar solución a algunos de los propuestos al final del tema y del
capítulo.
Tocci: preguntas de repaso (pág. 530), 8-2 y 8-5 a 8-7.
Wakerly: 3.48, 3.49 y 3.52.
COMPUERTA NAND TTL
1. Compuerta NAND Schottky de baja potencia 74LS00
a) circuito lógico: Wakerly figura 3-75.
b) funcionamiento con salida en bajo: Wakerly figura 3-77.
c) funcionamiento con salida en alto: Wakerly figura 3-78.
2. Datos técnicos NAND 74LS00: Wakerly tabla 3-12.
a) voltaje de alimentación: Wakerly tabla 3-12.
b) perfiles de tensión y de corriente: Wakerly página 185.
c) inmunidad al ruido: Wakerly página 187.
d) capacidad de carga: Wakerly página 188.
2.1 Tabla resumen de perfiles de tensión.
2.2 Tabla resumen de perfiles de corriente.
2.3 Tabla resumen de las otras características.
7. Compuertas NAND de diferentes subfamilias.
NAND ESTANDAR 7400
NAND SCHOTTKY 74S00
NAND SCHOTTKY DE BAJA POTENCIA 74LS00
Ejemplos: analizar los que se proponen.
Tocci: 8-7 a 8-11.
Wakerly: página 189 párrafo anterior a Entradas sin utilizar.
Ejercicios: dar solución a algunos de los propuestos al final del tema y del capítulo.
Tocci: preguntas de repaso (página 537, 542, 566 y 569 ), 8-8 a 8-16, 8-25 a 8-30 y 8-32.
Wakerly: 3.53 a 3.55, 3.86, 3.89 a 3.94.
Tarea.
Ejemplos familia TTL:
Familia Lógica CMOS
Generalidades: transistor MOSFET incremental (EMOSFET) funcionando en conmutación;
Tocci páginas 546 a 549, Wakerly páginas 113 a 115.
1. Compuerta NOT.
1.1 Circuito lógico: Wakerly (figura 3-10).
a) funcionamiento con salida en bajo: Tocci (549 y 550), Wakerly (página 116 y 117).
b) funcionamiento con salida en alto: Tocci (página 549 y 550), Wakerly (página 115).
2. Compuertas NAND, NOR y XOR.
NOT NAND NOR
XOR
2.1 Circuitos lógicos: Wakerly (figura 3-13 y 3-14).
a) funcionamiento con salida en bajo: Tocci (páginas 550 y551), Wakerly (páginas 117 a
119).
b) funcionamiento con salida en alto: Tocci (página 550), Wakerly (páginas 117 a 119).
Ejercicios: dar solución a algunos de los propuestos al final del tema y del capítulo.
Tocci: preguntas de repaso (pág. 551), 8-18 a 8-20.
Wakerly: 3.7, 3.9, 3.10, 3.11, 3.13, 3.14, 3.20 a 3.22.
3. Series (subfamílias) CMOS: Tocci (páginas 551 a 553), Wakerly (páginas 162 a 164).
4000/14000
HC/HCT
AC/ACT
AHC/AHCT
VHC/VHCT
FCT/FCT-T
Datos técnicos de la compuerta NAND CMOS 74HC00: Wakerly (tabla 3-3).
a) voltaje de alimentación: Tocci (página 553).
b) perfiles de tensión y de corriente: Tocci (páginas 553 y 554).
c) inmunidad al ruido: (página 554).
d) consumo de potencia: (páginas 554 y 555).
e) tiempos de propagación: (página 556).
f) capacidad de carga: (páginas 555 y 556).
Ejercicios: dar solución a algunos de los problemas al final del tema o del capítulo.
Tocci: preguntas de repaso (pág. 558 ), 8-22 y 8-24.
Wakerly: 3.23, 3.27, 3.29, 3.32, 3.35, 3.36, 3.38, 3.39, 3.40, 3.41, 3.43, 3.76 y 3.82.
5. Tabla resumen perfiles de tensión y márgenes de ruido.
6. Tabla resumen de perfiles de corriente.
7. Tabla resumen de las otras características.
Ejemplos:
Comparación entre familia TTL y CMOS
1. Tabla resumen de perfiles de tensión y margen de ruido.
2. Tabla resumen perfiles de corriente.
3. Tabla resumen de las otras características.
4. Tecnología de bajo voltaje: Tocci: páginas(558 y 559), Wakerly: páginas(198,199,201 y 202)
5. Interface entre [Link] y CMOS.
Tocci: páginas (576 a 580)
Wakerly: páginas (197 y 199)
Ejemplos: analizar los que se proponen.
Tocci: 8-13 y 8-14
Ejercicios: dar solución a algunos de los problemas propuestos al final del tema o del capítulo.
Tocci: preguntas de repaso (pág. 580 y 582), 8-39, 8-41, 8-42, 8-43 y 8-44.
Wakerly: 3-56 a) y c) y 3-57 a) y b).
6. Interface entre [Link] y CMOS de voltaje mixto.
Tocci: páginas (581 y 582)
Wakerly: páginas (200 y 201)
Ejercicios: dar solución a algunos de los problemas propuestos al final del tema o del capítulo.
Tocci: 8-40.
Wakerly: 3-74 y 3-75.
Tarea.
Compuerta de transmisión CMOS (Interruptor Bilateral)
1. Circuito lógico y símbolo
Ejemplo: analizar los que se proponen.
Tocci: 8-12.
Ejercicios: dar solución a algunos de los problemas propuestos al final del tema y del capítulo.
Tocci: preguntas de repaso (Pág. 576), 8-31 y 8-36 a 8-38.
FAMILIA LOGICA ECL
1. Circuito ECL (CML) básico (inversor-buffer).
2. Compuerta OR-NOR ECL (CML) básica.
3. Compuerta OR-NOR ECL.
4. Familias ECL.
4.1 10K-10H.
4.2 100K.
4.3 PECL (ECL positivo).
5. Comparación
entre las familias ECL,
TTL y CMOS.
Ejercicios: dar solución a algunos de los problemas propuestos al final del tema o del capítulo.
Tocci: preguntas de repaso (Pág. 574), 8-34 y 8-35.
Familia lógica BiCMOS
Circuitos para compuertas NOT y NAND
NOT NAND