1

CONTROL II
Laboratoio 1 - Efectos de cuantización y
muestreo(Marzo de 2024)
Andrés Pacheco, Jhonner Figueroa, Omar Ojeda

adavidpacheco@[Link], jfavianfigueroa@[Link], ocojeda@[Link]

Resumen- El informe de laboratorio realizado investigo Con el fin de explorar estos efectos, se realizaron
como opera un circuito de retención empleando un ajustes en la resolución y frecuencia de muestreo
interruptor bilateral. Se sometió a pruebas con señales del convertidor analógico-digital (ADC) durante
de formas sinusoidales, triangulares y cuadraras a los experimentos. Se recopilaron y analizaron los
varias frecuencias.
datos de medición para evaluar cómo las
Se observó que el circuito mantiene su funcionalidad variaciones en la configuración del ADC influyen
adecuadamente con distintas señales y frecuencias. La en la fidelidad de la señal digital resultante, tanto
señal de salida Vs(t) refleja con precisión la señal de en su forma muestreada como en la retenida
entrada Ve(t) en el instante en que se acciona el
interruptor.

I. OBJETIVOS

Objetivo general.
Implementar un dispositivo de muestreo, junto con
uno de retención permitiendo verificar dos de los
procedimientos utilizados en la discretización de
señales analógicas. Esto facilita la observación de
las alteraciones que ocurren en cada uno de estos
procesos al modificar los parámetros del sistema Figura 1. Esquema del LM555

Objetivos específicos. El CD4066 es un circuito integrado que se conoce

Describir el funcionamiento de un circuito como "Switch Bilateral" o "Quad Bilateral
muestreador y retenedor. Switch". Este componente se utiliza combinado en
Probar el funcionamiento de un circuito electrónico electrónica para crear interruptores electrónicos o
con diferentes parámetros. conexiones de alto aislamiento en circuitos
Analizar los resultados de las pruebas. analógicos y digitales.

II. INTRODUCCIÓN Cada interruptor en el CD4066 tiene dos pines de

En el transcurso de este estudio de laboratorio, se entrada/salida (denominados "D" y "Z") y dos
investigo acerca de cómo el proceso de muestreo y Pines de control(denominados “S” y “C”).cuando
cuantización impacta la conversión de una señal la señal de control "S" se activa o se coloca en un
analógica sinusoidal a una señal digital. La nivel específico (alto o bajo, dependiendo de la
cuantización implica dividir el rango de la señal configuración), el interruptor conecta el pin "D"
analógica en un número finito de niveles y asignar con el pin "Z". Si la señal de control "S" se coloca
a cada uno un valor digital específico. Por otro en el estado opuesto, el interruptor se abre y no hay
lado, el muestreo consiste en capturar muestras de
la señal analógica en intervalos temporales
constantes.
 2

conexión entre "D"

CONTROL II
y "Z". Se siguieron las indicaciones de la respectiva guía
de laboratorio, pero se tuvo que reemplazar y
agregar algunos componentes estos fueron el
CD4066 como switch y se agregó una compuerta
NOT (se explicara por qué más adelante) entre el
LM555 y el CD4066.

Figura 2. Esquema del CD4066

III. PROCEDIMIENTOS,
MATERIALES Y EQUIPOS Figura 4. Montaje en físico del circuito diseñad.
Material
 1 C.I. LM555 El integrado 555 sirve como generador de pulsos
 1 TL081 de muestreo en el circuito de imagen, que muestrea
 1 CD4066 SMD SOIC INTERRUPTOR y cuantifica datos. El circuito de la figura 3 está
BILATERAL formado por los siguientes componentes:
 2 resistencias de 0.1 kΩ a ½ W.
 1 Resistencia de 10 kΩ a ½ W. El circuito funciona de la siguiente manera:
 1 Resistencia de 2.2 kΩ a ½ W.
El generador de pulsos de muestreo genera una
 1 potenciómetro de 50 kΩ
señal de reloj de frecuencia predeterminada,
 1 capacitor de 1 nF.
después el interruptor analógico se abre y se cierra
 1 capacitor de 22 nF.
a intervalos de tiempo regulares, determinados por
 1 capacitor de 0.1 μF. la frecuencia de reloj.
 2 capacitor de 100 μF electrolítico.
Equipo Cuando el interruptor está abierto, la señal
 Fuente bipolar. analógica de entrada se conecta al ADC y convierte
 Generador de funciones. la señal analógica en una señal digital.
 Multímetro.
 Osciloscopio. La señal digital se almacena en un dispositivo de
almacenamiento digital.
Procedimiento Experimental
Primeramente, se simulo el circuito de la guía con En este caso el circuito de la figura 3, la señal
algunos cambios que se tuvieron que hacer por que analógica de entrada es la señal Ve(t). La señal de
no todos los componentes se encontraban salida del ADC es la señal Ve*(t).
disponibles
Los efectos de la cuantización y el muestreo en la
señal Ve(t) se pueden estudiar mediante el análisis
de la señal Ve*(t).

El circuito de la figura 3 es un circuito de muestreo

y cuantificación simple que se puede utilizar para
convertir una señal analógica en una señal digital.
El circuito es fácil de construir y utilizar.

Figura 3. Simulación realizada en Proteus. Se calibro el generador de funciones con una señal
Ve(t) = 2.5 Sen 6283.18 t [V].
 3

CONTROL II Un interruptor bidireccional controlado por pulsos

se conoce como interruptor analógico. La
frecuencia de oscilación del generador de impulsos
determina la regularidad de apertura y cierre del
interruptor.

La señal azul producida en la salida del CD4066 es

la señal muestreada, o x*(t). Cada muestra de la
señal muestreada es una copia de la señal analógica
que se introduce. Cada muestra es un valor digital
que captura el valor de la señal analógica en el
Figura 5. Configuración del generador de señales
momento en que se tomó la muestra.
Al momento de configurar el generador de señales
La figura 5 lo demuestra. que la señal analógica de
hay que recordar que la precisión y calibración es
entrada es una señal sinusoidal con una frecuencia
importante en muchas aplicaciones, por lo que es
de 1 kHz y un voltaje de 2 punto 5 Vpp. Una serie
fundamental que su generador de funciones sea
de muestras de la señal sinusoidal de entrada
capaz de generar la señal requerida de manera
forman la señal muestreada, x*(t).
precisa y consistente.
Compruebe y analice el proceso de muestreo para
Una vez configurado los equipos se empezó con las
las señales de entrada triangular y cuadrada además
pruebas del sistema por partes, verificando el
de la señal senoidal del punto anterior.
correcto funcionamiento de cada una de ellas.
•Generador de pulsos de muestreo. (Terminal 3 del
LM555)
•Interruptor analógico (interruptor bidireccional)
controlado por pulsos. (Terminal 2 del CD4066)

Figura 7. Comparación de la señal muestreada con la señal

original.

Figura 6. La señal verde es salida del 555 y de azul la salida de

CD4066.

Al energizar circuito podemos apreciar que nuestra

señal amarilla es nuestro tren de pulso que sale del
LM555, configurado como se mencionó
anteriormente, genera un tren de impulsos
cuadrados en el pin de salida (OUT).

Con un ciclo de trabajo del 50% y una frecuencia

de tren de pulsos de 1 kHz, la señal alterna entre ser Figura 8. Señal cuadrada con el tren de pulso
alta durante 0 punto 5 ms y baja durante 0 punto 5
ms cada 1 ms.
 4

CONTROL II La frecuencia de muestreo mínima se obtuvo con el

circuito que se muestra en la figura 4. es la
frecuencia de oscilación del generador de pulsos de
muestreo. La frecuencia de oscilación del
generador de pulsos de muestreo se puede ajustar
mediante la conexión de resistencias.

la frecuencia de oscilación del generador de pulsos

de muestreo es de 1 kHz. Por lo tanto, la frecuencia
de muestreo mínima es de 1 kHz.

La frecuencia de muestreo máxima que se puede

Figura 9. Señal triangular con el tren de pulso obtener con el circuito es la frecuencia de Nyquist.
La frecuencia de Nyquist es la frecuencia máxima
Una vez que se analizó la señal muestreada de a la que se puede muestrear una señal analógica sin
diversas formas se empezó a variar el errores de aliasing.
potenciómetro para poder Mida los valores de 𝑓𝑠
𝐹𝑛𝑦𝑞𝑢𝑖𝑠𝑡 =
periodo de muestreo (T) y el tiempo de muestreo 2
(p) en su mínimo y máximo de la señal de salida, fs=1kHz
observado que al estar el potenciómetro al mínimo
eran memores los pulsos por ende el muestreo se Al analizar ambas señales se observa que la
iba a reducir frecuencia de muestreo mínima que se puede
obtener con el circuito es de 1 kHz, y la frecuencia
de muestreo máxima es de 0.5 kHz.

Una vez terminadas las pruebas iniciales se empezó

a variar la señal original de 1kHz, este se modificó
30kHz, 40Khz y 50kHz.

El muestreo de señales de cualquier frecuencia o

amplitud es imposible con este tipo de circuito.
Esto se debe a la frecuencia limitada de muestreo.
Para evitar los errores de aliasing, la frecuencia de
muestreo debe ser mayor que la frecuencia máxima
de la señal analógica de entrada.
Figura 10. Señal muestreada y tren de pulso al mínimo

Los experimentos que se describieron

anteriormente se llevaron a cabo. Los siguientes
son los resultados:
FRECUENCIA DE LA SEÑAL DE SEÑAL DE SALIDA
SEÑAL SENOIDAL ENTRADA
30 KHZ Una onda Una onda sinusoidal de 30 kHz,
sinusoidal de 30 muestreada correctamente
kHz
40 KHZ Una onda Una onda sinusoidal de 40 kHz,
sinusoidal de 40 muestreada correctamente
kHz
50 KHZ Una onda Una onda sinusoidal de 50 kHz,
sinusoidal de 50 muestreada incorrectamente. La
kHz señal de salida es una onda
sinusoidal de 25 kHz, que es la
mitad de la frecuencia de la señal
Figura 11. Señal muestreada y tren de pulso al mínimo de entrada.
 5

CONTROL II

Figura 14. Señal muestreada y señal retenida

Figura 12. Señal muestreada y señal original a 30kHz Como se puede observar en la figura 14. La señal
no se esta reteniendo y esto se debe a como están
Como ultimo experimento en las pruebas del entrando los pulsos al switch.
laboratorio como se logra apreciar en la figura 3.
Se tiene un circuito extra, es un circuito retenedor Esto se logro solucionar con una que es CD4069
el cual circuito eléctrico que mantiene un valor COMPUERTA LOGICA NOT
constante en su salida, incluso cuando la entrada Se observó que la amplitud de la señal de salida
cambia. Los circuitos retenedores se utilizan en una Vs(t) es la misma que la amplitud de la señal de
variedad de aplicaciones, como la conversión de entrada Ve(t) en el momento en que se activa el
señales analógicas en digitales, la generación de switcheo.
pulsos y la sincronización de circuitos.

Figura 15. señal retenida senoidal

Figura 13. Montaje final del circuito con el retenedor y una
compuerta NOT. La señal de salida Vs(t) es una onda sinusoidal de
la misma frecuencia que la señal de entrada Ve(t).
Al montar este circuito hubo varias complicaciones El valor de la señal de salida Vs(t) es el mismo que
una de ellas fue que el circuito funcionaba el valor de la señal de entrada Ve(t) en el momento
correctamente en simulación y al recrearlo en que se activa el switch.
físicamente no esto ocurrió por los pulsos de
LM555.

Figura 16. señal retenida triangular

 6

CONTROL II
La señal de salida Vs(t) es una onda triangular de La frecuencia de muestreo debe ser mayor que la
la misma frecuencia que la señal de entrada Ve(t). frecuencia máxima de la señal analógica de entrada
El valor de la señal de salida Vs(t) es el mismo para evitar errores de aliasing. La siguiente fórmula
que el valor de la señal de entrada Ve(t) en el se puede utilizar para calcular la frecuencia
momento en que se activa el switch. máxima de la señal analógica de entrada:
𝑓𝑠
𝐹𝑚𝑎𝑥 =
2
Fmax es la frecuencia máxima de la señal analógica
de entrada y fs es la frecuencia de muestreo
2. Obtenga la función de transferencia en
Laplace del retenedor empleado en la práctica
(figura 1.6) indicando de que tipo es y explicando
su funcionamiento.
1𝑥107
𝐺(𝑠) =
𝑠 + 1𝑥107

El retenedor es de orden 0, por la función y la

Figura 17. señal retenida cuadrada
ubicación del capacitor, ya que este se encarga de
La señal de salida Vs(t) es una onda cuadrada de la mantener el voltaje que se está muestreando
misma frecuencia que la señal de entrada Ve(t). El durante el periodo de muestreo, de esta forma se
valor de la señal de salida Vs(t) es el mismo que el puede obtener una señal reconstruida continua en
valor de la señal de entrada Ve(t) en el momento en el tiempo.
que se activa el switch.
3. Calcule el valor de la constante de tiempo del
El circuito de retención funciona correctamente retenedor y el tiempo de carga del capacitor al 98%
para diferentes tipos y frecuencias de señales. La de su valor de carga final.
señal de salida Vs(t) es una representación precisa La constante de tiempo del retenedor está dada por
de la señal de entrada Ve(t) en el momento en que la siguiente fórmula:
se activa el pulsador. 𝜏=R*C
Donde:
IV. DISCUSIÓN DE RESULTADOS R: Resistencia del retenedor
1. Investigue el concepto de Aliasing y C: Capacitancia del retenedor
explique la relación que tienen con respecto al
muestreo de señales analógicas. En este caso, la resistencia del retenedor es de
Cuando se muestrea una señal analógica a una 100Ω y la capacitancia del retenedor es de 1nF. Por
frecuencia de muestreo demasiado baja, ocurre el lo tanto, la constante de tiempo del retenedor es:
aliasing. Esto hace que la señal muestreada tenga 𝜏 = 100Ω * 1nF = 1 μs
características de frecuencia que no estaban en la
señal analógica original. El tiempo de carga del capacitor al 98% de su valor
La señal analógica de entrada de la imagen es una de carga final está dado por la siguiente fórmula:
onda sinusoidal de 2.5 Vpp a 1 kHz. El rango de 𝑡 = 4.6 * 𝜏
muestreo es de 1 kHz. Por lo tanto, los errores de
aliasing se producirán en la señal muestreada x*(t). Por lo tanto, el tiempo de carga del capacitor al 98%
La figura 7. presenta errores de aliasing. La señal de su valor de carga final es:
muestreada x*(t) parece ser una onda sinusoidal de t = 4.6 * 1 microsegundos = 46 microsegundos
0 puntos 5 kHz, que es la mitad de la frecuencia de
la señal analógica original. 4. Verifique que se cumple la relación de
El aliasing es un efecto secundario del muestreo, tiempos siguiente, para el punto de máxima
según la relación entre el muestreo de señales frecuencia de muestreo.
analógicas y el aliasing. 5𝜏 < 𝑝 < 𝑇
 7

CONTROL II
La relación de tiempos siguiente, para el punto de
máxima frecuencia de muestreo, se cumple:
5𝜏 < 𝑝 < 𝑇

Donde:

𝜏: Constante de tiempo del retenedor

p: Periodo de muestreo
T: Frecuencia de muestreo

En este caso, la constante de tiempo del retenedor

es de 1 s y la frecuencia de muestreo es de 1 kHz.
Por lo tanto, el periodo de muestreo es: En esta gráfica, la señal analógica original es una
onda sinusoidal de frecuencia 1 kHz. La frecuencia
p = 1 / 1 kHz = 1 ms de muestreo es de 500 Hz.
Como 5 * 1 s < 1 ms < 1 s, la relación de tiempos
se cumple. Como la frecuencia de muestreo es menor que la
frecuencia de la señal analógica original, se
5. Explique de manera gráfica lo que produce aliasing. La señal muestreada contiene
sucedería si la frecuencia de muestreo es elevada y componentes de frecuencia que no estaban
la constante de tiempo RC del retenedor es mayor presentes en la señal analógica original.
al periodo de muestreo T.
En este caso, el aliasing se manifiesta como una
Un efecto conocido como aliasing ocurrirá si la onda sinusoidal de frecuencia 2 kHz.
frecuencia de muestreo es alta y la constante de
tiempo RC del retenedor es mayor al periodo de Para evitar el aliasing, la frecuencia de muestreo
muestreo T. debe ser mayor que la frecuencia máxima de la
Cuando una señal analógica se muestrea a una señal analógica original.
frecuencia de muestreo demasiado baja, ocurre el
aliasing. Esto hace que la señal muestreada tenga El aliasing es un fenómeno importante a tener en
componentes de frecuencia que no estaban cuenta al muestrear señales analógicas. La
presentes en la señal analógica original. frecuencia de muestreo debe ser mayor que la
El capacitor no tendrá tiempo para cargarse por frecuencia máxima de la señal analógica original
completo antes de que se tome la siguiente muestra para evitar el aliasing.
si la constante de tiempo RC del retenedor es mayor
que el periodo de muestreo T. Esto llevará a la señal V. CONCLUSIÓN
muestreada a tener componentes de frecuencia que
no estaban presentes en la señal analógica original. En esta práctica, utilizamos dos dispositivos: uno
de muestreo y otro de retención. Nuestro objetivo
La siguiente gráfica muestra el efecto del aliasing era analizar dos métodos básicos para convertir
en una señal sinusoidal: señales analógicas en señales discretas. Este tipo de
conversión es necesaria para que las señales
analógicas puedan ser utilizadas en sistemas
discretos, como los sistemas de adquisición de
datos o de control digital.

El circuito de retención que empleamos es simple

y eficiente, lo que lo hace ideal para el muestreo de
señales analógicas. Además, este circuito ofrece
una alta precisión en la captura y representación de
las señales, lo que lo convierte en una buena opción
 8

CONTROL II
para aplicaciones que requieren un alto nivel de
exactitud.

VI. BIBLIOGRAFÍA

 Pastor, L., Díaz de León, J. L., Yáñez, C.,

& Herrera, R. (2004). Cuantificación del
Error en las Mediciones Debido a la
Frecuencia de Muestreo. Computación y
Sistemas, 8(2), 86-105.

 Klinger, R. A., Olaya, J., Marmolejo, L.,

& Madera, C. (2009). Plan de muestreo
para la cuantificación de residuos sólidos
residenciales generados en las zonas
urbanas de ciudades de tamaño
intermedio. Revista Facultad de
Ingeniería Universidad de Antioquia,
(48), 76-86.

 Ogata, K. (1996). Sistemas de control en

tiempo discreto. Pearson educación.