FACULTAD DE INGENIERÍA - UNAM
Laboratorio de Diseño Digital
Práctica 2
Integrantes:
Alarcón Fuertes Ricardo Rodrigo
Galván Mendoza Carlos Manuel
Profesor de laboratorio: ING. JAIME HECTOR MURILLO QUINTERO
Grupo laboratorio: 3
Semestre 2024-1 25 de septiembre de 2023
LABORATORIO DE DISEÑO DIGITAL PRACTICA #2
Tiempos de propagación
Material: tableta para prototipos, cables BNC, cables terminación banana y caimán, dos
circuitos Integrados 74ls00
TRABAJO PREVIO
• Haga una tabla para definir las características, el símbolo gráfico (incluya los símbolos estándares
de la IEEE para compuertas lógicas), la función algebraica y la tabla de verdad de la siguiente
función lógica: NAND
• Defina los intervalos de voltaje en el que están definidos los valores lógicos (1 y 0) de las
compuertas TTL tipo LS, tanto para la entrada como para la salida. Anote los valores máximos y
mínimos que específica el fabricante. Anexe la hoja de especificaciones correspondiente en su
reporte y anote sus observaciones
• Comente las ventajas y desventajas que se tienen entre una y otra familia lógica, TTL vs CMOS.
Investigar cuales son las características principales de la familia MOS así como de sus distintas
series (CMOS, HCMOS, HCT, VHC, VHCT, NMOS y PMOS), incluyendo también por que el circuito
CMOS puede polarizarse con un rango amplio de voltaje y por qué los circuitos de gran escala de
integración son fabricados con tecnología MOS y no TTL.
Nombre Símbolo Gráfico Función Tabla de Verdad
x y F
0 0 0
NAND F=(xy)’ 0 1 1
1 0 1
1 1 0
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0,8V para el estado L (bajo)
y los 2,2V y Vcc para el estado H (alto).
La familia lógica TTL (Transistor-Transistor Logic) y la familia CMOS (Complementary Metal-Oxide-Semiconductor)
son dos tecnologías diferentes utilizadas en la implementación de circuitos digitales. Cada familia tiene sus ventajas
y desventajas distintivas. A continuación, se enumerarán las principales características y diferencias entre ellas:
Ventajas de la familia lógica TTL:
1. Alta velocidad de conmutación: Los dispositivos TTL son capaces de cambiar de estado más rápidamente, lo que
los hace adecuados para aplicaciones de alta velocidad.
2. Mayor capacidad de corriente de salida: Los dispositivos TTL pueden suministrar corrientes de salida más altas
que los dispositivos CMOS, lo que es beneficioso en aplicaciones que requieren una mayor carga.
3. Mayor capacidad de conmutación: Los dispositivos TTL pueden manejar niveles de señal más altos, lo que los
hace adecuados para trabajar en entornos ruidosos o en aplicaciones que requieren una mayor inmunidad al ruido.
4. Mayor tolerancia a tensiones de alimentación más altas: Los dispositivos TTL son más resistentes a tensiones de
alimentación fuera de sus rangos especificados.
Desventajas de la familia lógica TTL:
1. Consumo de energía más alto: Los circuitos TTL consumen más energía en comparación con los circuitos CMOS,
especialmente cuando están en reposo.
2. Rango limitado de tensión de alimentación: Los dispositivos TTL requieren una tensión de alimentación precisa y
se ven afectados por variaciones en esa tensión, lo que puede afectar su funcionamiento.
Ventajas de la familia lógica CMOS:
1. Bajo consumo de energía: Los circuitos CMOS consumen muy poca energía debido a su diseño de baja potencia,
lo que los hace ideales para aplicaciones portátiles y de bajo consumo.
2. Mayor inmunidad al ruido: Los dispositivos CMOS tienen una mayor inmunidad al ruido debido a su diseño
diferencial y al uso de transistores complementarios.
3. Rango amplio de voltaje de polarización: Los circuitos CMOS pueden funcionar correctamente dentro de un rango
amplio de voltaje de alimentación, lo que los hace más tolerantes a variaciones en el suministro de energía.
4. Baja disipación de calor: Debido a su baja potencia, los circuitos CMOS generan menos calor, lo que simplifica los
requisitos de enfriamiento.
Desventajas de la familia lógica CMOS:
1. Velocidad de conmutación más lenta: Comparada con la tecnología TTL, la familia CMOS tiene tiempos de
conmutación más lentos.
2. Capacidad de corriente de salida limitada: Los dispositivos CMOS tienen una capacidad de corriente de salida
menor en comparación con los dispositivos TTL, lo que limita su uso en aplicaciones de alta corriente.
La familia MOS (Metal-Oxide-Semiconductor) es la tecnología en la que se basan las familias lógicas CMOS, HCMOS,
HCT, VHC, VHCT, NMOS y PMOS. Esta tecnología utiliza transistores MOSFET (Metal-Oxide-Semiconductor Field-
Effect Transistor), que son esenciales en la implementación de circuitos digitales.
Las series CMOS, HCMOS, HCT, VHC, VHCT, NMOS y PMOS son variantes o subfamilias dentro de la tecnología MOS.
Algunas características principales de estas series son:
1. CMOS: Esta serie utiliza una combinación de transistores de canal P y de canal N para obtener un funcionamiento
de bajo consumo de energía. Es ampliamente utilizada debido a su bajo consumo de energía, disipación de calor
reducida y tolerancia al rango amplio de voltaje de polarización.
2. HCMOS: Esta serie es una variante de alta velocidad del CMOS, que ofrece una mayor velocidad de conmutación
y rendimiento en comparación con el CMOS estándar.
3. HCT: Esta serie utiliza transistores CMOS con compuertas Schmitt Trigger, lo que le permite tener una mayor
inmunidad al ruido y una mayor tolerancia a señales de entrada distorsionadas.
4. VHC y VHCT: Estas series son variantes de velocidad muy alta del CMOS y HCT, respectivamente. Ofrecen una
mayor velocidad de conmutación y funcionamiento en comparación con sus contrapartes estándar.
5. NMOS y PMOS: Estas son variantes de la tecnología MOS que utilizan exclusivamente transistores de canal N
(NMOS) o de canal P (PMOS), respectivamente. Aunque estas series son menos utilizadas en comparación con el
CMOS, todavía se utilizan en algunas aplicaciones especializadas.
Los circuitos de gran escala de integración se fabrican principalmente utilizando tecnología MOS y no TTL debido a
varias razones:
1. Bajo consumo de energía: Los circuitos MOS consumen significativamente menos energía en comparación con los
circuitos TTL. Esto es especialmente importante para dispositivos portátiles y aplicaciones de bajo consumo de
energía.
2. Mayor densidad de integración: La tecnología MOS permite una mayor densidad de integración, lo que significa
que se pueden colocar más componentes en un espacio físico más pequeño. Esto es esencial para dispositivos de
alto rendimiento y portátiles donde el espacio es limitado.
3. Mayor velocidad de conmutación: Aunque los dispositivos TTL son más rápidos en términos de velocidad de
conmutación, los avances en la tecnología MOS han permitido diseños CMOS de alta velocidad que satisfacen las
demandas de la mayoría de las aplicaciones de hoy en día.
4. Tolerancia al rango amplio de voltaje de polarización: Los circuitos MOS, especialmente los CMOS, son más
tolerantes a variaciones en el voltaje de alimentación, lo que simplifica su implementación y los hace más confiables
en diferentes condiciones de funcionamiento.
En resumen, tanto la familia TTL como la familia CMOS tienen sus ventajas y desventajas distintivas. Sin embargo,
debido al bajo consumo de energía, la alta densidad de integración, la tolerancia al rango amplio de voltaje y las
mejoras en la velocidad de conmutación, los circuitos de gran escala de integración se fabrican principalmente
utilizando tecnología MOS (específicamente CMOS) en lugar de TTL.
TRABAJO EN LABORATORIO
1. 1ª PARTE: NIVELES LÓGICOS
Arme el siguiente circuito; observe el comportamiento de la entrada y salida del arreglo anterior al
realizar los siguientes casos.
Circuito 1
Caso a) Con la fuente variable defina a la entrada un nivel alto (1 Lógico), es decir comience en un nivel
de 5[V]. y comience a disminuir el voltaje a la entrada, con el multímetro mida y observe la salida de la
compuerta ¿Qué nivel de voltaje se espera que tenga para una entrada alta?, Siga disminuyendo y
observe el comportamiento en puntos relevantes para la observación.
Se espera una salida baja (0 lógico), que para nosotros sería de 0V a 0.8V y conforme vamos bajando el
voltaje de entrada, la salida se acerca más a una salida de nivel alto de 5V (1 lógico).
Caso b) Con la fuente variable defina a la entrada un nivel Bajo (0 Lógico), es decir comience en un nivel
bajo aproximadamente de 0.3[V]. y comience a incrementar el voltaje a la entrada, con el multímetro
mida y observe la salida de la compuerta ¿Qué nivel de voltaje se espera que tenga para una entrada
baja?, Siga disminuyendo y observe el comportamiento en puntos relevantes para la observación.
Se espera un a salida alta de 5V (1 lógico), cosa que se observa mientras vamos subiendo hasta
aproximadamente 2.5V que es donde vemos que la salida empieza a disminuir hasta tener una salida
baja (0 lógico)
Realice una gráfica para representar los puntos sobresalientes de la observación, en donde se muestren
claramente los rangos de voltaje que defines 1 y 0 tanto a la salida como a la entrada. Comente la gráfica
en función de sus observaciones.
Se observa lo anteriormente mencionado, para entradas altas, nos dará un valor lógico bajo (0) de
salida, mientras que, para entradas bajas, nos dará un valor lógico alto (1). En nuestro caso los
valores bajos de entrada van de aproximadamente .3V a 2.5V para los cuales nos da una salida lógica
alta (1), mientras que los valores altos van de aproximadamente 3.3V hasta 5V donde nos da un valor
lógico bajo (0) de salida.
2. 2ª PARTE- TIEMPO DE RETARDO DE PROPAGACIÓN tpd
Arme el siguiente circuito y cuando este funcionando correctamente observe la salida Vout. en el
osciloscopio:
Circuito 2
a. En base a la señal de salida y a la siguiente expresión calcule el tiempo de retardo de
propagación tpd :
𝑇 201.44
𝑡𝑝𝑑 = = = 14.46
2𝑁 2(7)
Donde:T = Período de Vo en segundos.
N = Números de compuertas en cascada.
Según la datasheet el tiempo de propagación es un máximo de 15ns:
|14.46 − 15|
%𝑒 = ⋅ 100 = 3.6%
15
El error es mínimo, por lo cual podemos confirmar que es un valor que concuerda con la teoría.
Haga un esquema de la salida y anote sus observaciones. En base a sus observaciones responda lo
siguiente:
b. ¿Qué sucede con el período, la frecuencia y el tiempo de retardo de la señal Vo, si el
número de compuertas impar, es disminuido?
El periodo disminuye, lo que quiere decir que la frecuencia aumenta, sin embargo como el tiempo de
retardo está relacionado también con el número de compuertas, este disminuye, pero no mucho.
c. ¿Qué sucedería si el número de compuertas en cascada fuese par?. Explique su
respuesta.
No se alcanzaría a observar algo pues debido a que no hay un voltaje de entrada, nuestra entrada sería
un 0 lógico y nuestra salida del mismo modo sería un 0 lógico. Haciendo al circuito estático.
3. 3ª PARTE- LA POTENCIA DE DISIPACIÓN Arme el siguiente circuito:
Circuito 3
a. Mida la corriente que consume el circuito integrado.
i. Cuando todas las salidas son bajas (IccL): -.0004A
ii. Cuando todas las salidas son altas (IccH) : .0849A
*Nota: para este caso no conecte las entradas de las compuestas para obtener a la salida un ALTO por “default”
b. Calcular la potencia que disipa el circuito para los casos del inciso anterior.
i.
𝑃 = 𝑉 ⋅ 𝐼 = 5 ⋅ .0004 = .002𝑊
ii.
𝑃 = 𝑉 ⋅ 𝐼 = 5 ⋅ .0849 = .4245𝑊
c. ¿Cuál será la potencia que consume cada una de las compuertas en estas dos
situaciones? obtenga el valor promedio, es decir el consumo típico de potencia para una
compuerta.
i.
𝑃𝑇 . 002𝑊
𝑃𝐶 = = = .0005𝑊
𝑁 4
ii.
𝑃𝑇 . 4245𝑊
𝑃𝐶 = = = .1061𝑊
𝑁 4
Conclusiones:
Se cumplen los objetivos de la práctica ya que ahora conocemos como funcionan las
compuertas nand en los circuitos integrados, pudimos observar la relación entre la
entrada y la salida y el voltaje, a que valores se les consideran altos (1 lógicos) o bajos
(0 lógicos). También aprendimos cómo es que podemos confirmar algunos de los
datos que nos da el fabricante de manera práctica, como lo son el tiempo de
propagación y la potencia disipada del circuito.