Estudios de Informática Multimedia y Telecomunicaciones

75.562 · Fundamentos de Computadores · 2022-23

PEC3 - Tercera prueba de evaluación continua

Apellidos: Palacios Aguado

Nombre: Ángel

EJERCICIO Nº1
Se quiere diseñar el grafo de estados de un circuito lógico secuencial (CLS) con
dos entradas, a y b, y una salida s, tal que la salida s se active siempre cuando la
entrada b no coincida con la entrada a del ciclo anterior.
Ejemplo de funcionamiento:

Tal y como nos indica el enunciado, cuando la b no coincida con la a del ciclo anterior,
la salida será 1:
Analizamos el número de estados que vamos a necesitar:
E0: Introducimos un único valor para la entrada a (01, 00). Salida:0
E1: Introducimos un único valor para la entraba b (10, 11). Salida: 0
E2: Si a valía 0 y recibimos un único valor de b contrario. Salida: 0
E3: Introducimos un único valor para la entrada a (01, 00). Salida: 1
E4: Introducimos un único valor para la entraba b (10, 11). Salida: 1
E5: Si a valía 1 y recibimos un único valor de b contrario. Salida: 0

1 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

De esta manera, representamos el grafo deseado, estableciendo como punto de

inicio el E0:

e1, e0

EST
S1

00 01, 00

10, 11
E0 01, 11 E2 E4
0 0 1

00, 01 01, 00 10,11

10, 11 E3 01, 00 E5
E1
0 1 0

10,11
01, 11

2 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

EJERCICIO Nº2
Dado el grafo de estados siguiente:

Se pide:
a) Rellenad la tabla de transiciones y salidas siguiente, codificando los estados
según su índice asociado. No hace falta que justifiquéis la respuesta.
De acuerdo con el modelo de Moore, realizamos en primer lugar las tablas de
transiciones y de salidas. Comenzamos con la tabla de salidas, teniendo en cuenta que
tenemos 5 estados distintos y una salida de dos bits (s1 s0).

TABLA DE SALIDAS

ESTADO S1 S2

E0 1 0

E1 0 0

E2 1 1

E3 0 1

E4 0 0

Del mismo modo, obtenemos la tabla de transiciones, para ello debemos tener en cuenta
todas las codificaciones posibles con dos bits para cada estado, es decir, 22=4:

3 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

TABLA DE TRANSICIONES

ESTADO e1 e2 ESTADO+

E0 0 0 E0

E0 0 1 E4

E0 1 0 E0

E0 1 1 E1

E1 0 0 E0

E1 0 1 E0

E1 1 0 E2

E1 1 1 E2

E2 0 0 E3

E2 0 1 E3

E2 1 0 E3

E2 1 1 E3

E3 0 0 E3

E3 0 1 E3

E3 1 0 E3

E3 1 1 E4

E4 0 0 E0

E4 0 1 E4

E4 1 0 E4

E4 1 1 E2

A continuación, se codifican los estados. Como disponemos de 5 estados,

necesitaremos 3 bits para abarcarlos todos, por lo tanto:

4 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

ESTADO q2 q1 q0

E0 0 0 0

E1 0 0 1

E2 0 1 0

E3 0 1 1

E4 1 0 0

Por último, completamos la tabla solicitada, unificando la tabla de transiciones con la

tabla de excitaciones, de manera que:

q2 q1 q0 e1 e0 q2+ q1+ q0+ s1 s0

0 0 0 0 0 0 0 0 1 0

0 0 0 0 1 1 0 0 0 0

0 0 0 1 0 0 0 0 1 0

0 0 0 1 1 0 0 1 0 0

0 0 1 0 0 0 0 0 1 0

0 0 1 0 1 0 0 0 1 0

0 0 1 1 0 0 1 0 1 1

0 0 1 1 1 0 1 0 1 1

0 1 0 0 0 0 1 1 0 1

0 1 0 0 1 0 1 1 0 1

0 1 0 1 0 0 1 1 0 1

0 1 0 1 1 0 1 1 0 1

0 1 1 0 0 0 1 1 0 1

0 1 1 0 1 0 1 1 0 1

0 1 1 1 0 0 1 1 0 1

0 1 1 1 1 1 0 0 0 0

1 0 0 0 0 0 0 0 1 0

1 0 0 0 1 1 0 0 0 0

1 0 0 1 0 1 0 0 0 0

1 0 0 1 1 0 1 0 1 1

5 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

En la tabla anterior podríamos incluir el resto de combinaciones que faltan para la

codificación q2 q1 q0, situaciones que nunca se van a dar y que por lo tanto, en caso de
incluirlas, indicaríamos una “x” en la salida y estado de futuro.

b) ¿Cuántos bits de entrada tiene el circuito que implementa este grafo? ¿Cuántos
bits de salida? ¿Cuál será el número mínimo de biestables para implementarlo?
Si lo implementamos usando una memoria ROM, ¿cuántos bits de direcciones y
cuántos bits de datos necesitará esta memoria?

El circuito posee dos bits de entrada, e1 y e0 y dos bits de salida s1 y s0. Las variables
que codifican los estados, qi, se guardan en biestables. De esta forma, el circuito guarda
en todo momento la memoria del estado en que se encuentra. En este caso, serán
necesarios tres biestables.

Implementándolo usando una memoria ROM, tendríamos 5 bits de direccionamiento, de

los cuales tenemos 3 bits para el definir el estado más 2 bits para la entrada. El número
de bits de datos debería ser igualmente de 5 bits, 2 bits para guardar la salida y 4 bits
para codificar el estado futuro.

c) Si quisiéramos implementar el circuito representado por la tabla de salidas y

excitaciones del apartado a) usando una memoria ROM, especificad en
hexadecimal el contenido de las primeras seis posiciones de la memoria ROM.

El contenido de la memoria ROM, que corresponde a la tabla del apartado a en

hexadecimal, es el siguiente:

DIRECCIÓN q2+ q1+ q0+ s1 s0 BINARIO HEX

0 0 0 0 1 0 00010 2

1 1 0 0 0 0 10000 ¿?

2 0 0 0 1 0 00010 2

3 0 0 1 0 0 00100 4

4 0 0 0 1 0 00010 2

5 0 0 0 1 0 00010 2

6 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

d) Completad el cronograma siguiente.

E3 E3 E3 E3 E4 E0 E0

EJERCICIO Nº3
Dado el circuito siguiente:

Puerta NOT
Biestable
Puerta OR

Puerta AND
Puerta XOR

7 de 9
 Estudios de Informática Multimedia y Telecomunicaciones

q1 q0 x y d1 d0 z1 z0
0 0 0 0 0 1 0 0
0 1 0 1 1 1 1 0
0 1 1 0 0 1

1 1
0 1
1 1 1
1

1 1
1 1 1 0
0 1 1 1
0 0
1

8 de 9
Estudios de Informática Multimedia y Telecomunicaciones

9 de 9