Escuela de Educación Técnica N°3138 “Alberto Einstein”
INFORME DE TALLER
o Alumno: Argañaraz Fernandez, Joaquín Daniel
o Curso: 2° 1° CS TM
o Año: 2022
Proyecto: “Interruptor Conmutable”
1
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
Introducción:
Este proyecto consta de dos circuitos integrados: CD4013 (un doble flip-flop tipo D), CD4093
(Compuerta NAND doble), también de un pulsador para comandar el terminal 11 o Reloj del
CD4013.
Existen 3 posibilidades (sabiendo que el Reset y Set estarán en 0):
• 1 : En este renglón las entradas están todas en "0"; la transición en sentido positivo
del pulso de reloj, no tiene efecto en las salidas, por lo que la salida Q se mantiene en
0 y -Q en 1.
• 2 : Con las entradas Set y Reset a potencial 0 y el dato a 1, si en la entrada reloj se
presente un pulso de transición positiva el Flip-Flop cambia de estado y se mantiene
en él, aun después de desaparecer dicho pulso.
• 3 : Si el pulso de reloj es de transición negativa, aunque las entradas Set y Reset estén
a 0, no conmutará independientemente del nivel de la entrada Dato, que puede ser 1
o 0, ya que sólo lo hace en la transición positiva.
Entonces cuando se presiona el pulsador el Reloj recibe un 1 haciendo que la -Q tenga un 1 y
al estar conectada con terminal 9 (Dato) ésta también tiene un 1 dando como resultado que
el Flip-Flop cambia de estado y se mantiene en él, aun después de desaparecer dicho pulso
en el reloj.
2
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
LISTA DE COMPONENTES UTILIZADOS:
• 2 resistencia 100KΩ.
• 1 resistencia 15KΩ.
• 1 resistencia 220Ω.
• 1 Diodo LED
• CD4013
• CD4093
• 1 capacitor 10uF
• 1 capacitor 4.7uF
• 1 Transistor 2N3904
3
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
• CD4013:
Este integrado es un doble flip-flop tipo D, en la figura siguiente se puede observar la
disposición de terminales y la tabla de verdad correspondiente, numerada de 1 a 6 para
interpretar con mayor claridad el análisis de la misma...
• 1 : En este renglón las entradas están todas en "0"; la transición en sentido positivo
del pulso de reloj, no tiene efecto en las salidas, por lo que la salida Q se mantiene en
0 y -Q en 1.
• 2 : Con las entradas Set y Reset a potencial 0 y el dato a 1, si en la entrada reloj se
presente un pulso de transición positiva el Flip-Flop cambia de estado y se mantiene
en él, aun después de desaparecer dicho pulso.
• 3 : Si el pulso de reloj es de transición negativa, aunque las entradas Set y Reset estén
a 0, no conmutará independientemente del nivel de la entrada Dato, que puede ser 1
o 0, ya que sólo lo hace en la transición positiva.
• 4 : En este caso x en la entrada de Reloj y Dato significan que es irrelevante el nivel
que tengan ya que al estar a 1 la entrada Reset, el Flip-Flop no producirá ningún
cambio.
• 5 : No tiene importancia la polaridad de las entradas de Reloj y Dato, ya que el cambio
de estado se produce llevando Set a 1, y se mantendrá en él aunque esta entrada
vuelva a 0. Sólo se volverá al estado anterior (reposo) llevando momentáneamente la
entrada Reset a 1.
• 6 : Esta es una situación en la cual continúa funcionando como R-S, pero con la
particularidad de ser seguidor de la señal presente en la entrada Set. Sigue sin tener
importancia los niveles de Reloj y Dato. Al llevar el Set a 1, la salida -Q cambia también
a 1, pero no lo hace la Salida Q, con lo que no se obtienen los estados
complementarios; la salida Q se mantendrá a 1 todo el tiempo que esté a 1 la entrada
Set, en cuanto esta entrada vuelva a 0 la salida Q también volverá a 0, esto es así
porque la entrada Reset está a nivel 1, y como ya sabemos con positivo en este
terminal el Flip-Flop se mantiene en estado de reposo.
4
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
5
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
• CD4093:
Este circuito integrado está compuesto por 4 compuertas NAND que dependiendo de los
valores de entrada que tenga va a dar un valor de salida.
• Teniendo las dos entradas en Alto la salida da un 0.
• En cualquier otra combinación de la entrada dará por resultado en la salida un 1.
Tabla de la Verdad:
Entrada Salida
A B F
0 0 1
0 1 1
1 0 1
1 1 0
6
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
7
Alumno: Argañaraz Fernandez, Joaquín Daniel Curso: 2° 1° CS TM
Disposición de los Componentes
Vista Invertida (Diseño de las Pistas)