Colector de Datos de Vibraciones DSP
Colector de Datos de Vibraciones DSP
Resumen:
Se presenta un colector de datos portátil basado en tecnología de Procesamiento Digital de Señales (DSP) para captura de
parámetros de vibraciones en elementos rotativos de máquinas de mediano y gran porte, para su uso en el mantenimiento
preventivo y predictivo de tales máquinas. Sus características principales son: el empleo del DSP tanto para el procesamiento
de las señales adquiridas como para la gestión y presentación gráfica de las mediciones, evitándo se el uso de un segundo
procesador a tal efecto; una construcción robusta y confiable carente de partes móviles; gran capacidad de memoria no
volátil y extensa autonomía. Dada la potencia del equipo y flexibilidad del diseño centrado en el software, se pla nea en un
futuro dotarlo de herramientas de análisis automatizadas aplicando técnicas de inteligencia artificial.
Como elemento trasductor se utiliza un acelerómetro Cuenta con un convertidor A/D de dos canales, 16
activo que entrega un nivel de señal adecuado al circuito bits de resolución y una tasa máxima de muestreo de
de entrada del equipo. 48Ks/s. El procesador, de arquitectura Harvard
modificado, posee una capacidad de memoria RAM
El equipo está centrado alrededor de un procesador interna de 16384 palabras de 24 bits para código y datos,
digital de señales ADSP -2181, de 16 bits de palabra de y otras tantas, de 16 bits, sólo para datos. La frecuencia
datos y punto fijo. El diseño toma ventaja de la gran de reloj es de 33MHz, con un rendimiento del orden de
velocidad de procesamiento de estos dispositivos los 33MIPS. Para el almacenamiento masivo de los
empleándolos no sólo para las tareas de adquisición, datos, cuenta con un dispositivo NVRAM de 2MB, el
procesamiento y medición de la señal, que es la más grande disponible al momento de realizado el
aplicación clásica de un DSP, sino también, por desarrollo. La interfaz con el usuario está implementada
consideraciones de tamaño y consumo, para ejecutar la mediante una pantalla LCD gráfica de 320x240 pixeles
interfaz con el usuario, la adminis tración de la base de de resolución, iluminación de descarga gaseosa y un
datos jerárquica, la presentación gráfica de las teclado de cuatro teclas, cuyas funci ones son asignadas
mediciones y la emulación de un UART (Universal dinámicamente. La Fig. 1 muestra el aspecto real del
Asynchronous Receiver Transmitter) para la equipo.
*
UTN FRBA E-mail: jroit@[Link]
**
UTN FRBA - CNEA
La programación se estructura en dos grandes Procesador: ADSP2181 a 33MHz
bloques. En primer lugar, la adquisición de los datos, Cuantización: 16 bits
procesamiento y medición, realizados íntegramente en Ancho de banda: 10Hz a 10KHz (Fs = 32kHz)
lenguaje ensamblador con el fin de obtener el máximo Escala de frecuencias: 100Hz a 10KHz en pasos
rendimiento y lograr un aprovechamiento integral de los 1,2,5.
recursos del procesador. En segundo término, la Resolución espectral: 400 líneas nominales.
administración de la base de datos, transferencia de Señal de Entrada: Acelerómetro activo.
datos, presentación de mediciones, configuración del Escalas de aceleración: 0.2G a 100G.
equipo y demás tareas operativas están codificadas en Escalas de velocidad: 0.2mm/s a 100mm/s.
lenguaje ANSI-C. Esto permitió su desarrollo y Cambio de escalas: Automático, en pasos 1,2,5.
depuración en PC, al tiempo que facilitó la manipulación Promediado: 1, 2, 5, 10, 20 o 50 mediciones
de tipos de datos complejos como ser cadenas de Mediciones: Espectro de aceleración.
caracteres, números en coma flotante y estructuras. Entre Espectro de velocidad.
los algoritmos de procesamiento de señales Valor Eficaz de aceleración.
implementados se cuentan la adquisición y filtrado de Valor Pico de aceleración.
señales a múltiples frecuencias de muestreo por Valor Eficaz de velocidad.
decimado e interpolado (procesamiento multi-rate), Valor Pico de aceleración.
transformada rápida de Fourier, integración, cálculo de Capacidad de almacenamiento de aproximadamente
verdadero valor eficaz, y en un futuro próximo, 1000 mediciones en una memoria RAM no volátil de
detección de envolvente. 2MB de capacidad.
Vínculo a PC serie RS232 a 115200 bps máximo.
Otro punto de interés en la programación es que Autonomía de mas de 8 horas con alimentación propia
careciendo el equipo de una UART, la misma se ha interna.
emulado por programa, alcanzando velocidades de Medición manual o automática.
transferencia de 115200 bps mientras opera en el
trasfondo de otros procesos. 2. Arquitectura del equipo
RTC CONTROL
BAT. TECLADO
DS1302 DISPLAY
3V
SED1330
LITIO INTERFAZ + RAM 32Kb
DISPLAY
AIN Etapa FLAGS
SPORT0
Interfaz
RS232-TTL PUERTO I/O
BDMA AUXILIAR
RS-232 TXD 8 E + 8S
DB-9 RXD
EPROM 27C010
Reg. Switching de Arranque
VCC
BATERÍA +5V CC 128Kb Estado Ganancia
PRINCIPAL Bateria
9.6V Reg. Switching Contraste NV-RAM DS1270
Fig. 1: Fotografía del equipo 2200mAH -20V CC LCD Alm. Datos
Recargable 2Mb
Inversor Iluminador LCD Selección
NiMH
800V CA (CCFL) Entrada
El equipo se puede utilizar para recolectar las El equipo posee una etapa analógica de entrada que
vibraciones provenientes de equipos rotativos. En la tiene como función adaptar la impedancia de salida del
industria en general, aeronáutica, automotrices, etc. que sensor a la de entrada del CODEC y ajustar la amplitud
adopten el sistema de mantenimiento predictivo y de la señal de salida del acelerómetro a 20mV/G.
preventivo como método de trabajo. Por su robustez y
elevada autonomía cuadra perfectamente en la categoría El CODEC AD1847 posee un convertidor A/D
de equipo de medición en campo. Sigma-Delta con una resolución de 16 bits y una
frecuencia de muestreo máxima de 48 kS/s. Utiliza la
técnica de sobremuestreo, muestreando la señal a una
1.3. Características
frecuencia mucho mayor que la frecuencia de Nyquist
Las características mas sobresalientes del colector con una resolución de un bit. Luego posee un
son las siguientes: conformador de ruido que disminuye el ruido en la
banda de frecuencias por debajo de Fs/2, siendo Fs la para emular la UART. El puerto de FLAGS es de 8 bits,
frecuencia de Nyquist. Un filtro digital del tipo FIR y un programable bit a bit como entrada o salida, y se utiliza
decimador logran la resolución de 16 bits y la tasa para controlar el RTC, el teclado y la interfaz para la
deseada respectivamente. pantalla. El bus de I/O es de 8 bits y a través de él se
intercambian los 8 bits de datos entre el DSP y la
El DSP carga el programa en la memoria de pantalla gráfica.
Programas interna (RAM) durante el arranque del equipo
desde la memoria EPROM 27C010 mediante un proceso La alimentación es autónoma y está compuesta por
llamado BOOTSTRAP LOADING. El DSP comienza un paquete de baterías de NiMH, un regulador
este proceso cargando y ejecutando las primeras 32 conmutado de 5VCC para alimentar la lógica y otro de
palabras de la EPROM a través del BDMA (Byte-wide -20VCC para el contraste del LCD. La iluminación del
Direct Memory Access). A su vez, este fragmento de LCD es provista por un inversor que entrega 800VCA.
código configura el BDMA para cargar el resto del
programa.
2.2. Estructura del programa
Como memoria de almacenamiento principal para las La señal procesada por las etapas analógicas de
mediciones y algunas variables de estado se utiliza una entrada es muestreada a 32Ks/s. Debido a que las
NVRAM (Non-Volatile Random Access Memory) frecuencias de muestreo disponibles en el convertidor
Dallas DS1270 que posee un tiempo de retención de 5 A/D no coincidían con las requeridas por el proyecto, se
años y una capacidad de 2Mb. Este dispositivo tiene la eligió tomar muestras a esta frecuencia y luego emplear
forma de un híbrido, incorporando la RAM, la batería y un algoritmo de conversión de frecuencia de muestreo
los circuitos de protección contra escritura (cuando la por programa. De esta forma fue posible obtener un
tensión de alimentación principal cae por debajo de un amplio rango de frecuencias tales que los espectros
umbral) y conmutación de la fuente de alimentación. El resultasen con la resolución y ancho de banda
tiempo de acceso es de 100ns. Los datos desde la requeridos.
memoria y a ella se transfieren a través de BDMA.
El equipo puede realizar una de tres mediciones
Posee un reloj de tiempo real (RTC) DS1302 con básicas: valor pico, valor eficaz o espectro. Los
alimentación independiente y una pequeña memoria que resultados de las mediciones son luego promediados. Las
se comunica con el DSP en forma serie a través de una frecuencias de muestreo, los tipos de medición y la
interfaz serie hecha por software. cantidad de mediciones a promediar son seleccionadas
por el usuario, ya sea a través de una secuencia o ruta de
La interfaz de pantalla funciona como un bus mediciones previamente confeccionada y que se
bidireccional de 8 bits de baja velocidad ya que el DSP descarga en el equipo desde una computadora PC
es mucho mas rápido que el controlador de la pantalla. compatible, o bien en forma directa para realizar
Esta interfaz posee un registro que mantiene los datos mediciones adicionales fuera de ruta.
provenientes del DSP el tiempo necesario para que
puedan ser tomados por dicho controlador, y un buffer También es posible recoger información de variables
TRI-STATE para leer la memoria de video o el estado. de proceso (presión, temperatura, etc.). Estos valores son
Las señales de CHIP SELECT, WRITE, READ, se ingresados por teclado.
manejan manualmente.
Cada medición de la ruta lleva asociada dos máscaras
El controlador de pantalla es un SED1330 que de alarma (una de precaución y otra de emergencia),
permite utilizar hasta dos capas superpuestas de texto y valores límite y valores históricos. Para mediciones
gráficos. La forma en que interactuan estas capas es espectrales, la máscara puede contener hasta diez bandas
programable. Su frecuencia de reloj es de 10 MHz e de frecuencia, cada una con sus propios umbrales de
incorpora 32 KB de memoria RAM. El generador de precaución y emergencia. Esto permite ajustarla a la
caracteres interno conforma la norma JIS 5 x 7 firma espectral particular de cada máquina.
La Fig. 4 muestra una pantalla de medición escalar Luego de muestrear la señal con una frecuencia de
usada para mostrar los valores pico y eficaz 32KHz se aplican los algoritmos de interpolación y
decimado a fin de obtener las frecuencias de muestreo
necesarias.
-80
-100
Interpolador Decimador
x(n) y(m)
-L h 1(k) h2(k) M¯ -120
0 0.1 0.2 0.3 0.4 0.5
x(k) w(k) Frecuencia Normalizada f/FS
Fig. 5: Convertidor de frecuencia de muestreo Fig. 6: Respuesta en frecuencia de los filtros
Para una aplicación como esta, es conveniente elegir La Tabla 1 indica para cada uno de los alcances de
un filtro de tipo FIR (respuesta finita al impulso). Ya que ancho de banda del equipo, FMAX , los factores de
su salida sólo depende de las entradas previas y no tiene interpolado, decimado, frecuencia de muestreo FS y la
realimentación, puede lograrse una implementación más resolución nominal de los espectros obtenidos en cada
eficiente en términos de tiempo de cálculo al no tener caso.
que calcular la salida para cada muestra. Sólo se calculan
aquellas salidas que serán efectivamente usadas, FMAX Factor de Etapas de FS (Hz) Resol.
(Hz) Interpolado Decimado x5 (Hz/linea)
produciéndose de esta forma la reducción de la
100 1 3 256 0.25
frecuencia de muestreo. El diseño del filtro puede
hacerse por cualquier procedimiento convencional. 200 2 3 512 0.5
500 1 2 1280 1.25
1000 2 2 2560 2.5
Un detalle particular del diseño de filtros para
análisis espectral es que como el extremo superior de l 2000 4 2 5120 5
espectro se desecha, puede permitirse alias en esa región 5000 2 1 12800 12.5
y de esta forma obtener un filtro de menor orden. 10000 4 1 25600 25
Tabla 1: Factores de interpolado y decimado
Por último, cuando se desean implementar factores
de interpolado o decimado grandes (mayores o iguales a 3.2. Adquisición de datos
10) es conveniente emplear varias etapas en cascada en
lugar de una sola, tal que el producto de los factores sea Por lo expresado arriba, se requieren entonces
igual al factor original. Cuando se utilizan factores vectores de entrada de 1024 muestras, tomadas con la
grandes, es necesario filtrar con bandas de transición frecuencia de muestreo adecuada para poder obtener un
menores y por ende, con filtros de mayor orden. Con espectro de 400 líneas con la resolución espectral pedida.
N −1
X ( k) = ∑ ~
El convertidor A/D obtiene muestras a 32KHz. Cada ~
vez que toma una muestra, produce una interrupción al x ( n ) * WNnk 0 ≤ k ≤ N −1
DSP. La atención de esta interrupción primero pasa la n =0
muestra por el conjunto de interpolado y decimado. Si
dicho conjunto produce una salida, la almacena en un 2π
−j
buffer. W Nnk = e N
Para la estimación del espectro de la señal se emplea La elección de N condiciona la máxima resolución
la Transformada Rápida de Fourier o FFT. La longitud espectral posible, que es:
de los vectores de entrada se ha fijado en 1024 (210)
muestras. fs
R=
N
Al operar sobre señales aleatorias, cada vector no
contiene una cantidad entera de periodos. Ello introduce
una distorsión en el espectro estimado conocida como
fuga espectral (spectral leakage), característica de la donde fs es la frecuencia de muestreo en Hz, y R es la
FFT. La forma de minimizar dicha distorsión consiste en resolución espectral nominal en Hz por línea.
multiplicar el vector de entrada por una función conocida
como ventana. Las funciones de ventana tienen la Esta resolución es un límite máximo y sirve para fijar
característica de poseer un máximo central y decaer el eje de frecuencias. En la práctica la misma se ve
gradualmente hacia cero en los extremos, en forma reducida por la función de ventana empleada. En el caso
acampanada. La elección de una en particular de las de la ventana de Hanning, se reduce a la mitad. Esto
muchas conocidas depende de la aplicación. En nuestro significa que aunque la escala de frecuencia sea de R Hz
caso, encontramos que la ventana de Hanning es de uso por línea, no se puedan diferenciar picos situados a
extensivo para el análisis de vibraciones, por lo que se menos de 2*R Hz.
optó por dicha función. Su expresión es:
A partir del espectro complejo, se calcula el módulo
2πn N = 1024
v(n ) = 0 .5 * 1 − cos de las primeras 400 componentes y se las divide por √2.
N − 1 0≤ n≤ N −1 Los valores resultantes representan el espectro de
amplitud eficaz de la aceleración o velocidad en el ancho
de banda deseado.
El sistema controlador - pantalla funciona realizando Como reloj de muestreo se utiliza el temporizador
un barrido de forma similar a un tubo de rayos catódicos, que dispone el DSP. Una vez recibido el bit de START
con una parte de la línea “activa” y otra parte de se reciben los datos. Estos entran en un registro de
“retrasado”. Se debe acceder a la memoria del display desplazamiento para luego ser ingresados en memoria.
durante el retrasado, o tiempo de línea inactiva para no Todo este proceso trabaja mientras el equipo continúa su
interferirlo, ya que el controlador de pantalla no realiza funcionamiento normal. Esto es posible gracias a la gran
la contención del bus. Se debe chequear un bit de la velocidad de procesamiento del DSP y su excelente
palabra de estado para asegurarse de no acceder a la rendimiento para las comunicaciones.
memoria de vídeo de doble puerto en el momento en que
la pantalla se encuentra en la parte activa de la línea. Para sincronizar el comienzo de la recepción o bit de
START se utiliza una entrada de interrupción externa
En la rutina de líneas se debió tener especial atención (IRQ1), conectada a la línea de recepción. Iniciada la
ya que la memoria de vídeo se organiza en forma de bits recepción de un carácter, la misma debe completarse
empaquetados de a ocho y esto complica las rutinas al no dentro de 0.5s (periodo de time-out). El protocolo de
poder acceder a un bit en particular. línea sigue el estándar RS-232, con un bit de arranque
(START), 8 de datos y uno de parada (STOP). No se
Si un objeto dibujado se superpone con otro o con emplea paridad.
caracteres se realiza una XOR con lo cual el pixel (o los
pixeles) en cuestión cambian de encendido a apagado y El protocolo 3964 se modificó para cumplir mejor
viceversa. Para imprimir caracteres en video invertido se con los requerimientos del proyecto. Originalmente está
dibuja un fondo oscuro en la capa de gráficos y se orientado a bytes y limitado a paquetes de 256 bytes de
imprime sobre ésta. longitud.
SeqNr: Número de secuencia 16 bits. Tanto el DSP como el convertidor A/D empleados
Comando: Código de comando 16 bits requieren rutinas de inicialización muy específicas, no
Largo: Largo del campo de datos 16 bits provistas por el compilador C, y que deben escribirse en
Dato(i): Datos n*16 bits lenguaje Ensamblador.
BCC: Paridad 8 bits
Por otro lado, el convertidor A/D opera en una
Fig. 7 : Formato de la trama modalidad llamada “Auto-Buffering”, similar a una
transferencia por acceso directo a memoria (DMA). Este
El BCC es una suma de comprobación que se calcula
mediante la XOR de toda la trama, byte a byte. modo requiere la reserva permanente de recursos del
DSP que entran en conflicto con los requisitos del
entorno de lenguaje C.
4. Lenguajes de programación. Problemas y
soluciones Además, las rutinas de cálculo de FFT emplean la
casi totalidad de los registros punteros del procesador, lo
4.1. Requisitos del proyecto cual también supone un conflicto con el entorno del C.
En los diseños de equipos de medición que incluyen Estas incompatibilidades fueron resueltas planteando
procesadores digitales de señal (DSP), lo usual es que un dos entornos separados: un entorno anfitrión constituido
procesador tipo x86 o un micro-controlador cumplan el por el programa principal en lenguaje C, y un entorno de
rol de ejecutar la interfaz usuario, manejando la pantalla servicio, constituido por las rutinas de medición. Estos
y el teclado. entornos se comunican por medio de variables globales
escritas por el Ensamblador y leídas por el C, y una
En nuestro caso, quedó claro desde los primeros única rutina que oficia de punto de conexión para
estudios de factibilidad que el DSP tendría muy poca transferir la ejecución entre uno y otro entorno. Cuando
carga de trabajo, típicamente menor al 5% del tiempo. Se dicha transferencia se produce, el contexto del lenguaje
decidió entonces por un diseño de una sola CPU, con la C (registros y pila) es guardado en un espacio privado de
programación codificada en dos lenguajes: Ensamblador RAM, se inicializa el convertidor A/D y su puerto
para el código de medición, a fin de lograr velocidad, asociado (SPORT0), se realiza la medición pedida, se
eficiencia y un óptimo uso del DSP; y C para la interfaz desactiva el hardware y se restaura el contexto del C.
usuario y base de datos, a fin de poder manipular tipos
de datos como arreglos, estructuras, cadenas y números Las rutinas de interrupción del temporizador,
en coma flotante fácilmente. El código que maneja la apagado y botón de abortar están escritas de forma que
pantalla y comunicaciones también está estructurado en sean compatibles con ambos entornos. El temporizador
dos capas, estando en ambos casos la más próxima al se emplea para la lectura del teclado y el estado de la
hardware escrita en Ensamblador y la o las superiores en batería y para la comunicación serie. La interrupción de
lenguaje C. apagado suministra un aviso anticipado de tal evento,
permitiendo al equipo resguardar su estado en memoria
Como la base de datos y gran parte de la interfaz no volátil. El botón de abortar se utiliza como medida de
usuario debían ser diseñadas en paralelo con el hardware seguridad y herramienta de depuración, ofreciendo al
y software de manejo de pantalla y comunicaciones (de programador la interrupción segura de lazos de programa
los cuales dependen), el lenguaje C posibilitaría el uso de en la eventualidad de que se encuentren bloqueados. Este
un compilador y depurador estándar para PC como botón no está accesible en la versión final del equipo.
herramienta intermedia de desarrollo.
4.3. Requisitos del compilador C
De hecho, ambos módulos, junto con un sinnúmero
de rutinas auxiliares, fueron desarrollados y probados El compilador C requiere la reserva de una serie de
sobre una PC, simulando el hardware faltante con registros internos del DSP para su propio uso. Esto
librerías escritas ex profeso. Cuando el hardware estuvo provoca un conflicto con los requisitos del hardware,
terminado, dichas librerías fueron reemplazadas por las como se explicó anteriormente.
definitivas, escritas en Ensamblador, pero con la misma
interfaz. El traslado del código entre una y otra El DSP no está específicamente desarrollado para
ejecutar programas compilados en lenguajes de alto
nivel. Especialmente, carece de una pila para el paso de 5. Evaluación experimental. Resultados
parámetros entre subrutinas. El compilador C emula esta obtenidos
función reservando una zona de RAM de datos para
guardar la pila y un juego de punteros para hacer las 5.1. Conversor A/D
veces de Tope y Base de la pila (los registros SP y BP,
respectivamente, de un x86). La mínima resolución de amplitud necesaria para las
medidas a realizar se fijó inicialmente en 12 bits. Esta
resolución requería el uso de un preamplificador con dos
4.4. Librerías
rangos de ganancia (x1 y x10) conmutables por
Debido a las características particulares del entorno programa para cubrir todo el rango de amplitud del
de DSP empleado, muy pocas librerías estándar del equipo y de un algoritmo de auto-rango.
compilador C están disponibles. En particular, sólo las
librerías string.h (manejo de cadenas de caracteres) y Se optó entonces por emplear un conversor de 16 bits
math.h (emulación de punto flotante) fueron usadas en y un único rango de ganancia. De esta forma se mejoró
este proyecto. notablemente el rango dinámico del equipo y se
simplificó la etapa analógica. Además se redujeron
Además, fue necesario desarrollar una serie de notablemente los tiempos requeridos para realizar las
librerías de soporte, cuyas funciones incluyen: manejo de mediciones al no ser necesario determinar previamente
la pantalla gráfica, conversión y formato de datos para su la ganancia a emplear ni esperar a que el amplificador se
presentación, manejo de teclado y reloj de tiempo real y estabilice luego del cambio de ganancia. Esto es de
pantallas de ingreso de parámetros. particular importancia en las mediciones de baja
frecuencia, las cuales pueden tomar varios segundos.
Cabe destacar que esta última librería fue escrita con
técnicas tan cercanas a la programación orientada a Los 16 bits del conversor resultaron entonces
objetos como fue posible en un compilador C (carente de totalmente aprovechados, brindando resolución adicional
objetos). Esta metodología permitió un sustancial ahorro en la medición de señales de gran amplitud y
de espacio de programa y facilitó el reuso de código para permitiendo medir señales de pequeña amplitud dentro
implementar diferentes pantallas. de la resolución mínima necesaria.
Estas librerías fueron diseñadas con el criterio de ser 5.2. Medición de espectros
tan genéricas como fuese posible a fin de que pudieran
ser reusadas en proyectos futuros sobre la misma En la Fig. 3 se observa una medición de prueba de
plataforma de hardware. un espectro. Se excitó al equipo con una señal senoidal
de 1KHz de frecuencia y amplitud similar a la observada
en máquinas reales. La presentación resulta limpia y
4.5. Espacio y Velocidad precisa, a pesar del reducido tamaño de la pantalla y de
El compilador trabaja siempre en modo de la gran cantidad de procesamiento previo. La escala
optimización automática, pudiendo optarse por optimizar vertical lineal no permite observar ninguna componente
el código generado en velocidad (por defecto) o en espúrea, resultando las mismas de amplitud inferior a
tamaño. 0.02G RMS, frente a 13.78G RMS de componente
fundamental (se las observó empleando la función de
Debido a la gran extensión del programa C (cerca de zoom). El tiempo de medición resultó esencialmente el
tiempo de adquisición de datos (40ms para
10240 palabras de código, más 4096 palabras de
ensamblador puro, sobre 16384 palabras de espacio FMAX =10KHz; 4s para FMAX =100Hz; por cada medición
promediada.) ya que todo el procesamiento se realiza en
total), se tuvo que cambiar la optimización al modo de
tiempo real. El cálculo del espectro en punto fraccionario
mínimo tamaño. Aún así fue necesario estudiar y re -
fijo brinda entre cuatro y cinco cifras significativas, más
codificar muchas rutinas para reducir manualmente el
que suficientes para los propósitos del equipo y toma
largo del ejecutable, a fin de que cupiese en la memoria
menos de 5ms. El error en la medición no supera el 1%.
del DSP.
7. Conclusiones
El empleo de un muy avanzado procesador digital de
señales ó DSP como núcleo de este equipo, junto con
memorias de gran capacidad, una pantalla gráfica amplia
y la carencia absoluta de partes móviles permitieron
lograr un equipo de costo, dimensiones y peso reduc idos
pero de alto rendimiento y elevada confiabilidad.