Implementación sobre una
FPGA de dos procesadores
basados en arquitectura RISC V
Línea de Investigación: Sistemas electrónicos y computacionales
Objetivos
Objetivo General.
Implementar dos procesadores existentes basados en arquitectura RISC-V en una FPGA.
Objetivo Específico.
Realizar un estudio del estado del arte de la arquitectura RISC-V
Revisar las especificaciones técnicas del conjunto de instrucciones RISC-V.
Analizar distintas implementaciones de núcleos en FPGAs basados en RISC-V.
Seleccionar dos procesadores básicos ya existentes para ser estudiados.
Implementar los procesadores en una FPGA basados en arquitectura RISC-V.
Realizar pruebas de desempeño y funcionamiento a través de benchmarks.
Comparar el desempeño de las dos arquitecturas RISC-V implementadas.
Analizar los resultados obtenidos.
Preguntas de investigación:
De los dos cores RISC-V implementados ¿Cuál tendrá un mayor consumo de potencia?
De los dos cores RISC-V implementados ¿Cuál tendrá el mejor rendimiento y porque?
De los dos cores RISC-V implementados ¿Cuál ocupará menos recursos para su
funcionamiento?
Hipótesis:
Hipótesis Nula:
Los dos núcleos RISC-V implementados consumirán más potencia debido a que su diseño
no es óptimo.
Hipótesis alternativa:
Los dos núcleos RISC-V implementados consumirá menos potencia ya que su diseño evita
la sobrearquitectura y es más optimizada.
Resumen:
Justificación:
Metodología:
La investigación aplicada busca la generación de conocimiento con aplicación directa
a los problemas de la sociedad o el sector productivo. Para ello se basa en investigación
básica y de hallazgos tecnológicos. Por lo tanto, considerando que el tema de
investigación propuesto es una presentación introductoria a RISC-V y que para su
desarrollo será de vital importancia la búsqueda de información sobre RISC-V para poder
entender, comprender y lograr expandir nuestro conocimiento sobre esta arquitectura, la
investigación aplicada será del tipo tecnológica, ya que este tipo de investigación se
nutre de la teoría para generar conocimiento práctico el cual podrá ser usado después
en las ramas de conocimiento como la ingeniería.
Alcance:
Variables:
Variable
Tipo de FPGA
Tipo de procesador
Lenguaje
Frecuencia
LUT
LUTRAM
FF
Block RAM
DSP
Potencia
Plan de trabajo
Actividades Tiempo empleado
Redacción del capítulo 1 Semanas 1-2
Generalidades: Introducción, Planteamiento, justificación, objetivos,
alcance y metodología.
Redacción del capítulo 2 Semanas 3-5
Estado del arte: Risc V, arquitectura, procesadores
Redacción del capítulo 3 Semanas 6-10
Plataforma de desarrollo y selección del núcleo: Análisis de dos
arquitecturas y estudio de las mismas.
Redacción del capítulo 4 Semanas 11-18
Implementación y selección del benchmark: Desarrollo paso a paso
y selección de la aplicación.
Redacción del capítulo 5 Semanas 19-21
Pruebas y análisis de resultados: Comparación de los resultados
obtenidos de las pruebas de desempeño de los dos cores.
Redacción del capítulo 6 Semanas 22-24
Conclusiones, recomendaciones, trabajos futuros, bibliografía y
anexos.
Presupuesto
Cantidad Descripción Valor
1 Spartan-6 FPGA SP605 870 $
Embedded kit
Resultados esperados.
Estado del arte sobre la arquitectura RISC-V.
Estado del arte sobre los procesadores RISC-V ya existentes.
Implementación de dos procesadores basados en arquitectura RISC-V sobre una
FPGA.
Resultados de las pruebas de desempeño de los dos procesadores
implementados.
Bibliografía
[1] J. Monteiro (2019), “Configurable RISC-V softcore processor for FPGA implementation”, obtenido de:
[Link] _80895_Final.pdf
[2] N. Rocha (2019), “REVISIÓN DEL ESTADO DEL ARTE SOBRE EL CONJUNTO DE INSTRUCCIÓN RISC-V”,
obtenido de: [Link]
[3] D. Patterson, A. Waterman (2017), “Guía práctica de RISC-V, el Atlas de una arquitectura abierta”,
Universidad de Berkeley.
[4] A. Waterman (2016), “Design of the RISC-V Instruction Set Architecture”, Universidad de Berkeley, reporte
técnico No. UCB/EECS-2016-1. Disponible en: [Link] edu/Pubs/TechRpts/2016/EECS-
[Link] .
[5] UCM (s.f), “Rendimiento del procesador”, curso 11-12 de Estructura de Computadores, Facultad de
Informática.
[6] D. Nana, K. Ryoo (2019), “Selecting a Synthesizable RISC-V Processor core for low-cost hardware
devices”, JIPS, [Link]/10.3745/JIPS.03.0129.
[7] D. Kurian, A. Priyam, S. Virk, S. Agrawal, T. Sharma, A. Mondal, K. Ray (2017), “Single Cycle RISC-V Micro
Architecture Processor and its FPGA Prototype”, ISED, DOI: 10.1109/ISED.2017.8303926