Flip - Flops
Mondragón Enríquez Zully Montserrat
Tecnológico de Estudios Superiores de Jocotitlán -TESJo
Departamento de Ingeniería Electromecánica.
Carretera Toluca-Atlacomulco km 44.8, Ejido de San Juan y San Agustín,
C.P. 50700, Jocotitlán, Estado de México.
▪ Tienen un par de salidas que son complemento una de
I. INTRODUCCION. la otra.
▪ Tienen una o más entradas que pueden causar que el
Todos los circuitos digitales utilizan datos binarios para estado del Flip-Flop cambie.
funcionar correctamente, los circuitos están diseñados para
contar, sumar, separar, etc., los datos según lo que necesitemos, 2. Parámetros de los Flip-Flops
pero por el tipo de funcionamiento de las compuertas digitales,
los datos presentes en las salidas de las estas, cambian de Además de los parámetros característicos de la familia lógica a
acuerdo con sus entradas, y no hay manera debitarlo, si las que pertenecen, como son niveles lógicos, fan-out. Cabe
entradas cambian, las salidas lo harán también, entonces lo que destacar una serie de parámetros, más o menos normalizados,
podemos hacer para mantener un dato o serie de datos en un relativos a la temporización de las diferentes señales que
lugar hasta que los necesitemos es los guardemos en las intervienen en la conmutación de los flip-flops. De ellos cabe
memorias, básicamente son sistemas que pueden almacenar uno destacar los siguientes:
o más datos evitando que se pierdan, hasta que nosotros lo
▪ Tiempo de establecimiento (SET UP TIME).
consideremos necesario, es decir, pueden variar su contenido a
Es el tiempo anterior al flanco activo de toma de datos durante
nuestra voluntad. el cual las entradas no deben cambiar.
La parte más relevante de una memoria son los Flip Flops, este
▪ Tiempo de mantenimiento (HOLD TIME).
circuito es una combinación de compuertas lógicas, A diferencia
Es el tiempo posterior al flanco activo de toma de datos durante
de las características de las compuertas solas, si se unen de cierta el cual las entradas no deben cambiar.
manera, estas pueden almacenar datos que podemos manipular
con reglas preestablecidas por el circuito mismo. Esta es la ▪ Frecuencia máxima de reloj.
representación general par un Flip Flop (comúnmente llamado Es la frecuencia máxima admisible de la señal de reloj que
"FF"). garantiza el fabricante.
II. MARCO TEORICO. ▪ Duración del tiempo alto de reloj.
1. Descripción Es el tiempo mínimo que debe durar la parte alta del impulso de
reloj.
Los Flip Flops son dispositivos síncronos, de dos estados,
también conocidos como multivibradores Biestables capaz de ▪ Duración del tiempo bajo de reloj.
permanecer en uno de dos estados posibles durante un tiempo Es el tiempo mínimo que debe durar la parte baja del impulso de
indefinido en ausencia de perturbaciones. Un Flip-Flop se reloj.
diferencia de un Latch, en la forma en que cambian sus datos de
salida, ya que es un dispositivo controlado por una señal de reloj, ▪ Tiempo bajo de PRESET Y CLEAR.
en el cual solamente cambiará sus datos de salida mientras Es el tiempo mínimo que debe activarse las entradas asíncronas
ocurra un flanco de subida o de bajada de una señal de reloj, para garantizar su funcionamiento.
como lo Indica la entrada dinámica. Esta característica es
ampliamente utilizada en electrónica digital para memorizar ▪ Tiempo de retardo o propagación.
información[1]. Es el tiempo que transcurre desde el flanco activo del reloj que
produce la conmutación y el momento en que ésta tiene lugar.
Los circuitos secuenciales son aquellos en los cuales su salida
depende de la entrada presente y pasada. Dentro de estos 3. Tipos de Flip-Flops.
circuitos se tienen a los Flip-Flops. Los Flip-Flops son los
dispositivos con memoria más comúnmente utilizados. Flip-Flop S-R (Set-Reset)
Sus características principales son: La siguiente figura 1 muestra una forma posible de implementar
un Flip-Flop S-R. Utiliza dos compuertas NOR. SYR son las
▪ Asumen solamente uno de dos posibles estados de entradas, mientras que Q y Q' son las salidas (Q es generalmente
salida. la salida que se busca manipular.) [1].
circuito y, como una de las características de todo FF es que el
estado es estable, al usar dicha combinación se está violando este
principio de los FF.
Ahora, si se mapea la información de la tabla de estado del FF
S-R en un mapa de Karnaugh, se obtiene la siguiente ecuación
característica:
Fig. 1 Flip-Flop S-R.
Q+=S+R'Q
Como existen varias formas de implementar un Flip-Flop S-R
(y en general cualquier tipo de Flip-Flop) se utilizan diagramas Esta ecuación describe también el funcionamiento. Nos dice que
de bloque que representen al Flip-Flop. El siguiente diagrama de Q+ será 1 siempre y cuando se haga un set del FF o el Reset no
bloque representa un FF S- R. Nótese que ahora, por está activado y la salida tiene un 1 en ese momento[1].
convención, Q se encuentra en la parte superior y Q' en la
inferior. Flip-Flop T
El Flip-Flop T cambia de estado en cada pulso de T. El pulso es
un ciclo completo de cero a 1. La siguiente figura 2 muestra el
diagrama de bloque y una implementación del FF T mediante un
FF S-R y compuertas adicionales.
Para describir el funcionamiento de un FF se utilizan las
llamadas Tablas de Estado y las Ecuaciones Características. La
siguiente tabla 1 muestra la tabla de estado para un FF S-R[1].
Fig. 2 Flip-Flop T.
Nótese que, en la implementación del FF T, las dos entradas del
FF S-R están conectadas a compuertas AND, ambas conectadas
a su vez a la entrada T. Además, la entrada Q está conectada a
Ry Q' a S. Esta conexión es así para permitir que el FF S-R
cambié de estado cada que se le mandé un dato a T. Por ejemplo,
si Q = 1 en el tiempo actual, eso significa que Q' = 0, por lo
tanto, al recibir T el valor de 1, se pasaran los valores de R =
1YS=0 al FF S-R, realizando un reset de Q [1].
La siguiente tabla 2 muestra el comportamiento del FF T y del
FF S-R en cada pulso de T
Tabla 1. Tabla de estado para un FF S-R.
Como encabezado de las columnas tenemos las entradas S y R,
y una de las salidas Q. La salida Q es la salida que en un tiempo
t se puede detectar en el FF, es decir, es la salida en el tiempo
actual. Q+ es la salida en el tiempo, una vez que se ha propagado
la señal en el circuito (recuerde que los FF tienen un componente
de retroalimentación.) Por lo tanto Q+-(+), es decir, es la salida
que tendrá Q en el futuro - una vez que se haya realizado la
propagación.
Si analizamos la tabla de estado, vemos que para sí S = 0,
R=0yQ=061, la salida futura de Q (Q+) será siempre lo que se
tenía antes de la propagación. A este estado (S= 0, R = 0) se le Tabla 2. Comportamiento del FF T y del FF S-R en cada pulso
conoce por tanto como estado de memoria.
de T.
Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ =
La tabla 3 de estado para el FF T se presenta a continuación. Es
0 sin importar el valor de Q antes de la propagación, es decir, se
muy sencilla: cuando T = 0 el estado de Q no cambia, es decir
hace un reset de Q. Si por el contrario, se tiene S = 1, R = 0,
Q = Q+ (estado de memoria), cuando T = 1, Q es
entonces Q+= 1 en ambos casos, por tanto se hace un set de Q.
complementada y, por lo tanto, Q+ = Q'[1].
Finalmente, nótese que la combinación S = 1, R = 1 no es válida
Tabla de estado para el FFT
en el FF S-R. La razón es que dicho estado vuelve inestable al
Una implementación tentativa de un FF J-K a partir de un FF S-
R sin reloj es la siguiente:
Tabla 3. Estado para el FF T.
Fig. 5 FF J-K a partir de un FF S-R sin reloj.
De la tabla de estado anterior, se obtiene la siguiente ecuación
característica para el FF T. La tabla de estado aparece a continuación. Note que es muy
parecida a la del FF S-R solo que ahora los estados de J=1 y K=1
sí son válidos[1].
Tabla de estado del FF J-K.
Los valores de S y R cambiarían constantemente de la siguiente
manera:
Es decir, el FF empezaría a oscilar y por tanto no mantendría el
estado (inestable.) Por lo tanto, la mayoría de los FF utilizan un
reloj para determinar en qué momento se tomará en cuenta el
valor que se encuentre en la entrada del FF. La siguiente figura
3 muestra un FFT con reloj (CK) [1].
Tabla 4. Estado FF J-K.
De la tabla anterior se obtiene la siguiente ecuación
característica mediante mapas de Karnaugh: Q = QK' + Q’J. Este
Flip-Flop es uno de los más comunes con reloj. El siguiente
diagrama lo muestra con entrada para reloj:
Fig. 3 FFT con reloj (CK).
Nótese que la entrada marcada como CK tiene un círculo. Este
círculo indica que el FF tomará en cuenta la entrada del FF
cuando el pulso del reloj sea cero (0). Si es uno (1), la entrada
no será tomada en cuenta.
Flip-Flop J-K Fig. 6 Flip-Flop con reloj.
El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop Flip-Flop D (Delay)
T. Esto ocurre de la siguiente manera:
El flip-flop D es uno de los FF más sencillos. Su función es dejar
▪ En J=1, K=1 actúa como Flip-flop T pasar lo que entra por D, a la salida Q, después de un pulso del
reloj. Es, junto con el FF J- K, uno de los flip-flops más comunes
▪ De otra forma, actúa como flip-flop S-R con reloj. Su tabla de estado se muestra a continuación:
El siguiente diagrama de bloque es el perteneciente el FF J-K.
Fig. 4 Flip-Flop J-K. Tabla 5. Estado de Flip-Flop D.
De la tabla se infiere que la ecuación característica para el FF D dispositivo ampliamente usado en el almacenaje de datos e
es: Q+= D. El siguiente diagrama de bloques representa este información en artículos digitales y electrónicos [3].
flip-flop [1].
Los flip-flop se clasifican según las entradas que poseen,
pudiendo ser:
Síncronos: Poseen entradas de control, pero además tienen
incluido un sistema de reloj o algún tipo de mecanismo o
dispositivo para rotar los estados o temporizarlo [3].
Asíncronos: Este tipo de biestable solo posee entradas de control
[3].
Fig. 7 Flip-Flop D. En el mercado, los tipos más conocidos de biestables son los
siguientes:
4. Inicialización de Flip-Flops Flip-Flop R-S: El biestable R-S adquiere su nombre por sus
entradas Reset y Set, para resetear y setear la información
Cuando se están utilizando flip-flops en la construcción de ingresada o almacenada en el dispositivo, respectivamente [3].
circuitos, es necesario poder controlar el momento en el que un
FF empieza a funcionar y el valor con el que inicia su secuencia. Flip- Flop T: En este tipo de flip-flop el cambio de estado de
Para esto, los flip-flops cuentan con dos entradas que le permiten produce mediante un pulso, el cual se constituye como un ciclo
al diseñador seleccionar los valores iniciales del FF y el de cero a uno de manera completa. Este modelo de biestable
momento en el que empieza a funcionar. Estas entradas son puede utilizarse como un complemento de reloj para el modelo
llamadas en Inglés: Clear y Preset. [2]. R-S [3].
Flip-Flop J-K: Este dispositivo es una combinación de los dos
Clear - inicializa Q en cero sin importar entradas o reloj anteriores, pero se diferencia del RS en su comportamiento al
( ). activarse ambas entradas a la vez: Este biestable hace que su
salida tenga el estado contrario al que poseía antes de abrirse las
dos entradas simultáneamente [3].
Preset - inicializa Q en 1 sin importar entradas o reloj ( ).
III. CONCLUSIONES.
Para ambas entradas, si reciben el valor de:
Entre los tipos de flip flops vemos que en el S-R si se le dan
valores = 1, esto no es válido, porque ese estado vuelve inestable
0: inicializan el FF en el valor correspondiente. al circuito flip flop, en cambio en el FF Tal cambiar de estado
1: el flip-flop opera normalmente en cada pulso no mantendría el estado inestable. El flip flop J-
K es una mescla del FF S-R y FF T, ahora si en los estados son
La siguiente figura 8 muestra un FF J-K con entradas de = 1, si son válidos, en FF J-K es uno de los más comunes en
inicialización. Note que tanto la entrada Clear, como la entrada reloj. El FF D es uno de los más sencillos por lo que su tabla de
Preset, tienen un círculo. Esto significa que la entrada funciona estado es más sencilla.
con un 0 [2]. Podemos concluir que los Flip- Flops o también llamados
Biestables se diferencian de un Lanctch por que estos son
controlados por una señal de reloj (clock). Esta es ampliamente
utilizados en electrónica digital para memorizar información,
por esos son los dispositivos más comúnmente utilizados.
IV. REFERENCIAS.
[1]. Stallings, W. (2011). Data & Computer
Communications. (9a edición). New Jersey: Prentice
Hall.
[2]. Tocci, R.J., Widmer, N.S. (2007). Sistemas digitales:
Principios y aplicaciones. (10a edición). México:
Pearson Education.
[3]. Floyd, T.L. (2006). Fundamentos de sistemas digitales.
Fig. 8 FF J-K con entradas de inicialización. (9a edición). Madrid: Pearson Education.
En resumen, un flip-flop también conocido en español como
dispositivo biestable, es un circuito de tipo multivibrador y
secuencial que puede adquirir dos estados de manera indefinida,
a menos que se perturbe de alguna manera dicho circuito. Es un