Decodificador BCD - 7 segmentos *

Daniel Andres Segura

[Link]@[Link]
William Ivan Jimenez
[Link]@[Link]

13 de agosto de 2021

Resumen
This report will explain and simulate a decoder circuit that will receive a binary
input signal and will be translated into the decimal system showing numbers from
0 to 9 on a 7 segment display that will function as visual support. The bases of its
operation are found in digital electronics and in its most common representation of
Boolean algebra, we can find signals high (1) or low (0) through the binary logic gates
and thanks to this operation it is possible to build complex circuits with outputs in
which each one has its own conditions given by a truth table previously filled in with
the variables that the circuit could receive and how it is desired to react. As a result,
the internal operation of commercial BCD (Binary-Coded Decima) decoders such as
the 7446, 7148 or 7447 will be appreciated by means of logic gates.
Keywords: key1; key2; key3; key4.

1. Introduction
En principio esta investigación e implementación son una cuerda fina que da apertura
a Tecnicas Digitales y cierra el telon de la asignatura Sistemas Digitales, el contexto gira
entorno a los circuitos lógicos, de esta forma abarcaremos un recopilado empezando con
las tablas de verdad generadas por unas entradas especı́ficas las cuales llamaremos BITS,
usaremos tan solo 4, por supuesto para las salidas en este caso es de observar que reque-
rimos un aparato optoelectrónico para ver lo que estamos haciendo y emular las distintas
peticiones por parte del trabajo base, con ello en mente resalatare el uso de un display 7
segmentos este cuenta con dichas salidas (7) que a su vez en un orden nos mostraran los
números del ( 0 - 9 ),dicho orden sera tomado en cuenta dada la ubicación de los segmentos,
más adelante se expandirá este tema, una fase esencial es que nos rodearemos de variables
en el proceso, por ejemplo entre los 4 bits de entrada tenemos (16) combinaciones, esto
apunta a que solo necesitamos (10), puesto que es la cantidad desde los ya mencionados
( 0-9 ), por ende aparecen nuestras famosas d’ont care, o coloquialmente del español (No
me importa), estas serán determinantes a la hora de fabricar mapas de karnaugh y simpli-
ficar las funciones booleanas que aparezcan en el camino, además contaremos con el uso
de un software PROTEUS, el mismo nos apoyara en el diseño de los circuitos, brindando
las diferentes compuertas (gates not, and, nand, or, nor, xor, xnor), por supuesto ademas
de ello ampliaremos nuestros conocimientos y deductivamente paso a paso, lograremos
*
Selected Paper prepared for presentation at the 201X Agricultural & Applied Economics Association
Annual Meeting

1
desencriptar las complejidades del conocimiento, por lo menos en este puntual proyec-
to. Esperamos sea un aporte a los estudiosos que en cierto momento se interesen por la
Electrónica DIgital.

2. Metodologı́a
2.1. Compuertas lógicas y tablas de verdad:

Antes de realizar el diagrama interno de un decodificador BCD debemos definir pri-

meramente algunos términos y funcionamientos indispensables para ejecutar el circuito.
En la electrónica analógica se pueden utilizar infinitos valores que oscilan en el tiempo, a
diferencia de la digital que solo tiene dos estados a niveles lógicos o binarios (1 y 0) que
oscilan en el tiempo, estos estados vistos desde el punto tensión y corriente el uno significa
un valor máximo, de lo contrario el valor 0 significa un valor nulo o directamente a tierra.

Figura 1: Electronica Digital Vs Electronica Analogica

Reproducida de ([Link]

Para el funcionamiento de la electrónica digital, esta se apoya de componentes fı́sicos

que materializan los principios del algebra booleana siendo esta la lógica principal del
funcionamiento binario. Estos componentes electrónicos se denominan compuertas lógi-
cas, cada compuerta dispone de una o varias entradas de señal y genera un valor lógico de
salida dependiendo de la operación que ejecute, este comportamiento se define de forma
binaria en una tabla denominada tabla de verdad, esta recopila las posibles entrasdas y
salidas.

compuerta NOT:

2
 Figura 2: Compuerta Logica NOT

Reproducida de ([Link]

Esta es una compuerta negadora, en algebra booleana se representa como lo contrario

de la salida, a continuación, su comportamiento se refleja en la tabla 1; la Q representa
las entradas y Q’ representa las salidas (Logicbus (s.f.)).

Q Q’
0 1
1 0

Tabla 1: Tabla de Verdad compuerta NOT

Funcion booleana:
A=A

compuerta OR:

Figura 3: Compuerta Logica OR

Adaptada de ([Link]

La compuerta or representa en el algebra de boole una suma, esta tiene de dos en-
tradas en adelante y una salida, esta salida se mantendrá en un 1 lógico como conse-
cuencia de al menos una de sus entradas en alto, para lograr un estado de salida en
0 todas sus entradas deben estar en el mismo estado de apagado.

3
 A B Q
0 0 0
0 1 1
1 0 1
1 1 1

Tabla 2: Tabla de Verdad compuerta OR

Funcion booleana:
Q=A+B

compuerta AND:

Figura 4: Compuerta Logica AND

Adaptada de ([Link]

En esta compuerta solo se puede obtener una salida en alto (1) si todas las entradas
de la compuerta AND están con un 1 lógico igualmente, de lo contrario habrá un
(0) lógico en la salida como se muestra en la tabla 3, esta compuerta representa una
multiplicación en el algebra de boole (Logicbus (s.f.)).

A B Q
0 0 0
0 1 0
1 0 0
1 1 1

Tabla 3: Tabla de Verdad compuerta AND

Funcion booleana:
Q=A∗B

4
2.2. Decodificador BCD 7 segmentos:

El termino general de un decodificador hace referencia a la traducción de un código a

otro, en este caso el decodificador BCD (Binary-Coded Decimal) o decimal codificado en
binario recibe 4 señales lógicas de entrada, estas corresponden a cada byte en binario, que
gracias a su circuito interno compuesto de compuertas lógicas, logra representar en sus
salidas el código decimal.
A diferencia de circuitos decodificadores BCD comunes, el BCD – 7 segmentos es capaz
de activar varias salidas en lugar de una teniendo en cuenta su combinación de valores
binarios en sus 4 entradas, este decodificador posee salidas que son capaces de excitar un
display de 7 segmentos para representar cualquier digito entre el 0 al 9 en decimal. Este
tipo de decodificador se adaptan a la lógica del display, este cuenta con 7 segmentos o leds
nombrados desde a hasta g internos que se activan dependiendo de su tipo, existen tanto
de ánodo común y cátodo común como se muestran en la figura 5 (Manso (s.f.)).

Figura 5: Display 7 Segmentos

Adaptada de ([Link]

Como existen dos tipos de display contamos con el integrado decodificador 7408 (fig.6)
para una activación para el display de cátodo común que maneja una lógica de salida en
alto (1) y el integrado 7407 (fig. 7) para ánodo común que maneja una lógica de salida
negada (0).

5
 Figura 6: Decodificador 7408

Adaptada de ([Link]

Figura 7: Decodificador 7407

Adaptada de ([Link]

2.3. Diseño del circuito interno usando compuertas lógicas:

Para lograr el funcionamiento de un decodificador BCD para un display de cátodo

común utilizando el principio interno de un integrado 7408 compuesto de compuertas
lógicas, primeramente, debemos realizar la tabla de verdad que definirá los posibles valo-
res que obtendrán tanto las entradas como cada una de las salidas, posteriormente anali-
zaremos los resultados y su comportamiento.

6
 Num D C B A a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
10 1 0 1 0 x x x x x x x
11 1 0 1 1 x x x x x x x
12 1 1 0 0 x x x x x x x
13 1 1 0 1 x x x x x x x
14 1 1 1 0 x x x x x x x
15 1 1 1 1 x x x x x x x

Tabla 4: Tabla de Verdad decodificador BCD - 7 Segmentos

Gracias a esta tabla podemos evidenciar las entradas lógicas: D C B A que represen-
tan cada bit, con los cuales podemos incorporar dı́gitos binarios del 1 hasta el 16 y a la
izquierda tenemos las salidas correspondientes a cada segmento del “a” hasta “g” del dis-
play, cada segmento enciende dependiendo del numero que queremos mostrar en pantalla
como apoyo visual, a partir del número binario “1001” en la entrada que correspondiente
al 9 en decimal, la tabla en cuestión de salidas se rellenara de “x” (don’t care) debido a
que no es posible traducir números mayores al 9 binario por la incapacidad del display de
mostrarlos, posteriormente usaremos e identificaremos el uso del don’t care al momento
de definir las ecuaciones booleanas. A continuación, se mostrará los caracteres posibles
decimales que podemos mostrar en el display.

Figura 8: Caracteres numericos decimales

Reproducida de (https:[Link]

7
 Para diseñar el circuito y que su funcionamiento sea optimo cogemos salida por salida
y simplificamos el circuito haciendo uso de la planimetrı́a de Karnaugh, como resultado
obtendremos funciones booleanas reducidas para posteriormente pasarlas a circuito, al
ser este un sistema de cuatro entradas y un total de 16 posibles respuestas que definen el
comportamiento de cada segmento escogemos un mapa Karnaugh [4] x [4] donde cada
cacilla corresponde a las cordenadas posición de las variables de entrada definida con una
secuencia especifica de valores y combinaciones binarias como se muestran en la siguiente
imagen.

Figura 9: Posiciones definidas del mapa k

Adaptada de ([Link]

segmento a:

Ya sabiendo las coordenadas correspondientes a las posiciones de las cacillas de-

finidas que representan las variables de entrada, procedemos a llenar la tabla con
los 1 lógicos de la salida del segmento a. comenzaremos llenando el mapa k de las
primeras salidas sin tener en cuenta los don’t care y posteriormente explicaremos es-
tas variables con los últimos segmentos para visibilizar la diferencia entre estos dos
métodos.

DC / BA 00 01 11 10
00 1 1 1
01 1 1 1
11
10 1 1

Tabla 5: Mapa de karnaugh segmento a

8
Para lograr reducir la función booleana es necesario escoger y encerrar un (1) en el
mapa e intentar incrementar la cacilla en la cual la encerramos teniendo en cuenta
que solo es posible incrementar por medio de las cacillas vecinas horizontales y ver-
ticales, en diagonal no es posible incrementar la cacilla, esta cacilla solo puede tomar
una cantidad de (1) igual a 2, 4, 8 y 16, de igual manera tener en cuenta que los latera-
les del mapa están conectados, por esta razón es posible realizar agrupación de (1) en
cacillas posicionadas en los laterales superior, inferior, izquierdo y derecho como se
muestra en la figura correspondiente a la solución mapa de Karnaugh. al momento
de realizar cacillas de agrupación con la mayor cantidad de unos posibles encerrados
en si misma el circuito se reduce considerablemente.

Figura 10: solucion mapa de karnaugh segmento a

En la solucion de este mapa de karnaugh podemos observar el proceso en la cual

encerramos y agrupamos (1) que se encuentran en cacillas vecinas no diagonales y
formamos grupos de 2 y 4 unos, de igual manera vemos como los laterales superior
e inferior son cacillas vecinas para la agrupación de estas variables.

Después de agrupar los unos correspondientes lo más que podamos, pasamos a for-
mular las ecuaciones booleanas teniendo en cuenta los ı́ndices de posición de las
cacillas en la cual están encerrados la agrupación de unos, obteniendo de esta forma
una expresión booleana.
En este primer segmento observamos la posición de los unos agrupados y compara-
mos que las coordenada correspondientes a las entradas sean similares entre todos
los unos agrupados, por ejemplo si la coordenada B es constante el 1 en cada una
de las cacillas correspondientes a la posición de los unos agrupados tomamos esa
coordenada, teniendo en cuenta que si el constante es 0 en la coordenada se negara
la entrada, cada agrupación representa un término, en este caso realizamos 4 agru-
paciones en el mapa de Karnaugh por lo tanto tendremos 4 términos diferentes que
se suman.
funcion booleana:
C̄ B̄ Ā + DC̄ B̄ + D̄CA + D̄B

Al tener las formulas booleanas debemos realizar la interpretación correspondiente

9
para formar el circuito, de primera mano observamos que necesitamos compuertas
negadoras (NOT), multiplicadoras (AND) y sumadoras (OR). Sabemos en este caso,
la función se compone de 4 términos esto significa que necesitamos 4 compuertas
AND que multiplique las constantes de entrada y sus posibles negaciones para pos-
teriormente sumarlas con una OR como se muestra a continuación

Figura 11: Circuito para segmento a

Realizamos el mismo procedimiento por cada segmento de salida

segmento b:

DC / BA 00 01 11 10
00 1 1 1 1
01 1 1
11
10 1 1

Tabla 6: Mapa de karnaugh segmento b

Figura 12: solucion mapa de karnaugh segmento b

10
funcion booleana:
D̄C + B̄ C̄ + D̄B̄ Ā + D̄BA

Figura 13: Circuito para el segmento b

segmento c:

DC / BA 00 01 11 10
00 1 1 1
01 1 1 1 1
11
10 1 1

Tabla 7: Mapa de karnaugh segmento c

Figura 14: Solucion mapa de karnaugh segmento c

funcion booleana:
D̄C + C̄ B̄ + BAD̄

11
 Figura 15: Circuitopara el segmento c

segmento d:

DC / BA 00 01 11 10
00 1 1 1
01 1 1
11
10 1 1

Figura 16: Solucion mapa de karnaugh segmento d

funcion booleana:

D̄C B̄A + D̄C̄B + D̄B Ā + DC̄ B̄ + C̄ B̄ Ā

12
 Figura 17: Circuito para el segmento d

segmento e:

DC / BA 00 01 11 10
00 1 1
01 1
11 x x x x
10 1 x x

Tabla 8: Mapa de karnaugh segmento e

Figura 18: Solucion mapa de karnaugh segmento e

Funcion booleana:
C̄ B̄¯AB̄

13
segmento ”f”

DC / BA 00 01 11 10
00 1
01 1 1 1
11 x x x x
10 1 1 x x

Tabla 9: Mapa de karnaugh segmento f

Figura 19: Solucion mapa de karnaugh segmento f

segmento ”g”

DC / BA 00 01 11 10
00 1 1
01 1 1 1
11 x x x x
10 1 1 x x

Tabla 10: Mapa de karnaugh segmento g

Figura 20: Solucion mapa de karnaugh segmento g

14
3. Resultados
Primero este es un apartado para dar claridad y mostrar en sı́ cual fue nuestro conoci-
miento adquirido y como tal a que llegamos:

Nos aportan desde las combinaciones posibles entre nuestras variables de interes.

d’ont care, o no importa, son esenciales al simplificar el circuito, pues las usamos a
favor y con ello desde que sea posible abarcar mas cantidad, en los casos de mapas
k, usamos para ampliar los 1 y reducir.

Desde las combinaciones y al pasarlo al software (PROTEUS), se logro el resultado

esperado, mostrando desde la combinación, un número, de ahı́ que se vean (0-9)

las compuertas esenciales para nosotros fueron (and, or, nand y xor), despues de
todo las mismas toman todas nuestras variables y entregan operaciones booleanas,
por ejemplo con la xor, esta es el ó absoluto, osea mientras exista un 1 y 0 dentro de
sus variables, su resultado sera 1 y si son iguales siempre será 0.

Una combinación luego del 9 genera el on de cualquier grupo de segmentos sin llegar
al original, pues no se tuvieron en cuenta (d’ont care) y por ello no se asimilan al
numero buscado, por ejemplo buscar el 1100, que serı́a el 10 no muestran ni rastro de
los números buscados.

4. Discusion y conclusiones
La electrónica digital es un tema que abarca una gran cantidad de conceptos que se
diferencian notoriamente de su contraparte analógica, actualmente la electrónica digital se
encuentra en la gran mayorı́a de los dispositivos electrónicos, esta trabaja con una lógica
binaria que es la base y lenguaje de aparatos sofisticados como computadores, celulares y
controladores, en las entrañas de la electrónica digital se encuentran las compuertas lógi-
cas, que nos ayuda a elaborar circuitos a partir de lógica binaria gracias a la algebra boo-
leana entendiendo las entradas y salidas deseadas y como podemos simplificar y reducir
el tamaño de un circuito, gracias a esto dı́a tras dı́a salen nuevas tecnologı́as cada vez más
pequeñas y optimizadas.

Precisamente la comunicación entre maquina y hombre a nivel matemático se puede im-

plementar o facilitar por medio de decodificadores y codificadores, que en si su funciona-
miento se condensa en un traductor de código, recibe gracias a sus entradas un tipo de
numeración codificada y por medio de sus salidas lo expresa en diferente codificación, en
este caso puntual integrados como el 7408 o el 7407 cumplen su función traduciendo una
numeración binaria y replanteándola a un lenguaje numérico decimal que muestra el nu-
mero binario por medio de un display de 7 segmentos. Este tipo de integrado funciona
igualmente con arreglos de compuertas y circuitos dependientes por cada salida, gracias

15
al análisis de entradas y salidas lógicas contenidas en tablas de verdad podemos logras la
simulación del funcionamiento de este tipo de circuitos e implementando estrategias de
planimetrı́a como es el caso del mapa k o mapa de Karnaugh logramos simplificar el cir-
cuito base sin alterar su funcionamiento.

La lógica nos enlista dentro de un amplio margen de hallazgos, por ejemplo los 1 y 0
son los que desde tiempos atras, han formado las bases de nuestras computadoras, esto es
para recopilar y luego mostrar la información que en cada época va fluctuando, por eso
el avance nos trae consigo evolución y un fenomenó de avance exponencial, que a simple
vista no se nota por que es tan fácil, por ejemplo te tomas una foto, pero no conoces cuando
los megapixeles estan acctuando para procesar a una alta velocidad y en un amplio alma-
cenamiento una excelente resolución esto derivado de los bits por ejemplo un pixel cuenta
con 16 bits.

Finalmente encontramos que todo proceso usado desde los 1 y 0, son eventualmente el
fuerte más firme en una estructura del orden electrónico, tanto en una interfaz, como en
un mecanismo más adentrado a la realidad, por ende recopilamos mucha información y
nuestras computadoras las procesan en segundos, y de ahı́ que el estudio de este tema nos
acople a un indicio, que poco a poco se transformara, pues nuestro conocimiento es como
la energı́a, no se crea ni se destruye, se transforma y desde ese punto lograremos un futuro
sin lı́mites.

Referencias
Logicbus, t. . [Link]., year = 2019. (s.f.).
Manso, F. (s.f.). Decodificador bcd 7 segmentos. Descargado de [Link]
.com/c/ElectronicaFP/featured

16