Universidad ECCI Sistemas Digitales l Semestre lV

LABORATORIO N° 2
SUMADOR Y RESTADOR
Haver Arley Peña Manrique, Cód.: 77077
arleype2000@[Link]
María Paula Velásquez Méndez, Cód.:77649
paulis0507@[Link]

RESUMEN: En este laboratorio brevemente conoceremos que pasos seguimos estrictamente para realizar
las operaciones aritméticas de suma y resta de dos números de 4 bits por medio de un circuito, se utiliza un
dipswitch para fijar los valores correspondientes de los operandos 1 y 2 (operando 1 = minuendo bits A1-
A4, operando 2 = sustraendo B1-B4). Los 4 bits correspondientes al operando 1 y los 4 bits de los operando
2 se hacen llegar de manera directa a un sumador completo (74LS83) cuya identificación es IC3.

PALABRAS CLAVE: sumador, restador

1. INTRODUCCIÓN

En el presente informe se pretende implementar el sumador y el restador, para realizar la operación indicada y
esta se muestre mediante leds. Indicando si el número es positivo o negativo, tomando como base toda la
teoría vista en clase y retomada en el desarrollo de dicha práctica. Realizar esta práctica fue algo sencillo
debido a que se contó con el conocimiento necesario en cuestión de sumadores y restadores.

2. OBJETIVOS

2.1. OBJETIVO GENERAL

Implementar el circuito electrónico sumador/restador que sea capaz de realizar las operaciones matemáticas
por medio del sistema BCD a sistema decimal, de 4 Bits con acarreo aplicando los conocimientos adquiridos
en clases.

2.2. OBJETIVOS ESPECIFICOS

 Realizar la simulación del circuito el aplicativo MULTISIM.

 Ejecutar el circuito sumador/restador de acuerdo al diagrama establecido.

 Comprobar el funcionamiento del circuito convirtiendo el sistema BCD a sistema decimal más la
aplicación de las operaciones matemáticas.

 Demostrar la ejecución de las operaciones matemáticas suma y resta de 4 bits con acarreo.

3. MARCO TEORICO

EL SEMI-SUMADOR

1
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Un semi-sumador admite dos dígitos binarios en sus entradas y genera dos dígitos binarios en sus salidas: un
bit de suma y un bit de acarreo. Los semi-sumadores se representan mediante el siguiente símbolo lógico:

Ilustración 1. Símbolo lógico de un medio sumador o también llamado semi-sumador

La lógica del semi-sumador consiste en que, a partir de las expresiones correspondientes a la suma y al
acarreo de salida se pueden obtener como funciones de las entradas.

Se anexa la tabla de verdad para ver el funcionamiento de la lógica del semi-sumador.

Ilustración 2. Tabla de verdad del semi-sumador

Se puede observar que la salida de acarreo (Cout) es 1 sólo cuando A y B son 1; por tanto, Cout puede
expresarse como una operación AND de las variables de entrada.

Cout = AB

También se puede ver que la salida correspondiente a la suma (Σ) es 1 sólo si las variables A y B son
distintas. Por tanto, la suma puede expresarse como una operación OR-exclusiva de las variables de entrada.

∑=A B

A partir de las ecuaciones deducidas, se puede desarrollar la implementación lógica del funcionamiento de un
semi-sumador. La salida de acarreo se produce mediante una puerta AND, siendo A y B sus dos entradas, y la
salida de la suma se obtiene mediante una puerta OR-exclusiva. Hay que recordar que la operación OR-
exclusiva se implementa con puertas AND, una puerta OR e inversores.

2
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Ilustración 3. Implementación del circuito lógico semi-sumador

EL SUMADOR COMPLETO

Un sumador acepta dos bits de entrada y un acarreo de entrada, y genera una salida de suma y un acarreo de
salida. La diferencia principal entre un sumador completo y un semi-sumador es que el sumador completo
acepta un acarreo de entrada. El símbolo lógico de un sumador completo es el siguiente:

Ilustración 4. Símbolo lógico del sumador completo

La lógica del sumador completo consiste en sumar dos bits de entrada y un acarreo de entrada. Del semi-
sumador sabemos que la suma de los bits de entrada A y B es la operación OR-exclusiva de esas dos
variables, A B. Para sumar el acarreo de entrada (Cin) a los bits de entrada, hay que aplicar de nuevo la
operación OR-exclusiva, obteniéndose la siguiente ecuación para la salida de suma del sumador completo:

∑ = (A B) Cin

A continuación, la tabla de verdad:

Ilustración 5. Tabla de verdad del circuito sumador completo

3
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Para implementar la función del sumador completo se pueden utilizar dos puertas XOR de 2 entradas. La
primera tiene que generar el término A B, y la segunda tiene como entradas la salida de la primera
puerta XOR y el acarreo de entrada. Esto se ilustra con la imagen siguiente:

Ilustración 6. Implementación del circuito sumador completo

De la ilustración podemos destacar que cada semi-sumador se representa con un área sombreada.

El acarreo de salida es 1 cuando las dos entradas de la primera puerta XOR están a 1 o cuando las dos
entradas de la segunda puerta XOR están a 1. El acarreo de salida del sumador completo se obtiene por tanto
del producto lógico (AND) de las entradas A y B, y del producto lógico de A B y Cin Después se aplica
la operación OR a estos dos términos. Esta función se implementa y se combina con la lógica de la suma para
formar un circuito sumador completo.

Como se vio en la ilustración, la ecuación que describe el sumador completo es la siguiente:

Cout =AB + ( A B ) Cin

ilustración 7. Sumador completo implementado mediante semi-sumadores

4
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Ahora que sabemos cómo implementar un sumador lógico completo y sabemos también que un único
sumador completo es capaz de sumar dos números binarios de 1 bit y un acarreo de entrada. Para sumar
números binarios de más de un bit, se tienen que utilizar sumadores completos adicionales.

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que
se quieren sumar. Así, para números de dos bits se necesitan dos sumadores, para números de cuatro bits
hacen falta cuatro sumadores, y así sucesivamente. La salida de acarreo de cada sumador se conecta a la
entrada de acarreo del sumador de orden inmediatamente superior.

SUMADORES EN PARALELO DE CUATRO BITS

Un grupo de cuatro bits se denomina nibble. Un sumador básico en paralelo de 4 bits se implementa mediante
cuatro sumadores completos, los bits menos significativos de cada número que se suma, se introducen en el
sumador completo que está más a la derecha; los bits de orden más alto se introducen sucesivamente en los
siguientes sumadores, aplicando los bits más significativos de cada número al sumador que está más a la
izquierda

La salida de acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden
superior. Estos acarreos se denominan acarreos internos.

Ilustración 8. Diagrama de bloques de un sumador de 4 bits

A continuación, la tabla de verdad del sumador de 4 bits:

5
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Ilustración 9. Tabla de verdad sumador de 4 bits

Un ejemplo de un sumador paralelo de 4 bits que está disponible como circuito integrado es el 74LS283.
Este dispositivo está disponible en las familias TTL y CMOS.

MEDIO RESTADOR

Como su nombre indica, un binario Subtractor es un circuito de toma de decisiones que resta de dos números
binarios de la otra, por ejemplo, X – Y para encontrar la diferencia resultante entre los dos números.

Ilustración 10. Símbolo lógico de un medio restador o también llamado semi-restador

Un medio restador es un circuito combinacional que sustrae dos bits y produce su diferencia. También tiene
la salida para especificar si se ha tomado un 1. Se designa el bit minuendo por x y el bit sustraendo mediante
y. Para llevar a cabo x – y, tienen que verificarse las magnitudes relativas de x y y. Si x >= y, se tienen tres
posibilidades; 0 - 0 = 0, 1 – 0 = 1 y, 1 - 1 = 0. El resultado se denomina bit de diferencia. Si x < y, tenemos 0
– 1 y es necesario tomar un 1 de la siguiente etapa más alta. El 1 que se toma de la siguiente etapa más alta
añade dos al bit minuendo, de la misma forma que en el sistema decimal lo que se toma añade 10 a un dígito
minuendo. Con el minuendo igual a 2, la diferencia llega a ser 2 – 1 = 1. El medio restador requiere dos
salidas. Una salida genera la diferencia y se denotará por el símbolo D. La segunda salida, denotada B para lo
que se toma, genera la señal binaria que informa a la siguiente etapa que se ha tomado un 1.

6
 Universidad ECCI Sistemas Digitales l Semestre lV
.

La tabla de verdad para las relaciones de entrada-salida de un medio restador ahora puede derivarse como
sigue:

Ilustración 11. Tabla de verdad del semi-restador

La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el resultado de la

operación aritmética 2B + x - y.

Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la tabla de
verdad:

D = x’y + xy’
B = x’y

Es interesante observar que la lógica para D es exactamente la misma que la lógica para la salida S en el
medio sumador.

El logigrama del restador es el siguiente:

Ilustración 11. Implementación del circuito lógico semi-restador

RESTADOR COMPLETO 

Ilustración 12. Símbolo lógico del restador completo

7
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Ilustración 13. Restador completo implementado mediante semi-restadores

Un restador completo es un circuito combinacional que lleva a cabo una sustracción entre dos bits, tomando
en cuenta en un 1 se ha tomado por una etapa significativa más baja. Este circuito tiene tres entradas y dos
salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las
dos salidas, D y B, representan la diferencia y la salida tomada, respectivamente.

La tabla de verdad para el circuito es como sigue: 

Ilustración 14. Tabla de verdad del restador

8
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles de 1 y 0 que
pueden tomar las variables binarias. Los 1 y 0 para las variables de salida están determinados por la
sustracción de x – y – z. Las combinaciones que tienen salida de toma z = 0 se reducen a las mismas cuatro
condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que tomarse un 1 de la siguiente etapa, lo cual
hace B = 1 y añade 2 a x. Ya que 2 – 0 – 1, D = 1. Para x = 0 y yz = 11, necesita tomarse otra vez, haciendo B
= 1 y x = 2. Ya que 2 – 1 – 1 = 0, D = 0. Para x = 1 y yz = 01, se tiene x – y – z = 0, lo cual hace B = 0 y D =
0. Por último, para x = 1, y = 1, z = 1, tiene que tomarse 1, haciendo B = 1 y x = 3 y, 3 –1 – 1 = 1, haciendo D
= 1.

El circuito lógico implementado con compuertas es el siguiente:

ilustración 15. Restador completo implementado mediante semi-restadores

4. MATERIALES

Circuito Integrado. TTL 74LS83.

Ilustración 16. Circuito integrado 74LS83

Descripción

Sumador binario de 4-Bit donde las sumas (Σ) se proporcionan para cada bit y el acarreo resultante (C4) se
obtiene a partir del cuarto bit. Estos agregadores cuentan con una mirada interna completa a través de los
cuatro Bits Cuenta con una implementación de ripple-carry. La lógica del sumador, incluido el carry, se
implementa en su forma verdadera, lo que significa que el logrado sin necesidad de inversión lógica o de
nivel.

 Acarreo a lo largo de los cuatro bits

9
 Universidad ECCI Sistemas Digitales l Semestre lV
.

 Los sistemas logran un rendimiento de anticipación parcial con la economía de la ondulación de

llevar
 Tiempos de adición típicos
 Dos palabras de 8 bits 25 ns
 Dos palabras de 16 bits 45 ns
 Disipación de potencia típica por sumador de 4 bits 95

Especificaciones

 Familia: LS
 Tipo lógica del circuito: Sumador
 Voltaje de alimentación mínima: 4.75 V
 Voltaje de alimentación máxima: 5.25 V
 Corriente de salida alta: -0.4 mA
 Corriente de salida baja: 4 a 8 mA
 Temperatura de operación mínima: 0 °C
 Temperatura de operación máxima: 70 °C
 Encapsulado: DIP
 Número de pines: 16

5. PROCEDIMIENTO Y RESULTADOS

Como bien se sabe, el laboratorio consta de realizar un circuito sumador y restador de 4 bits, en donde se
implementaron circuitos cascada de compuertas uniendo cuatro circuitos sumadores.
Circuito sumador
Para este circuito se usó un integrado 74LS83N, que es un sumador especifico que tiene la capacidad de
sumar 4 Bits, por lo que tiene 8 entradas que son mis números a sumar, un acarreo o carry de entrada, que
cuenta como una salida, y 4 valores de salida, estos últimos junto al carry son el resultado final de mi suma.
El circuito que se implementó mediante simulación es:

Ilustración 17. Circuito del sumador

Consta de una fuente de 5v, que alimenta mediante a un paralelo a dos grupos de entradas, una entrada A y
una entrada B, que van conectadas a un interruptor DIP, este último hará la función de dejar pasar el voltaje
en cierto punto para visualizar un led, para determinar si la entrada o está en un estado alto (1) o está en un
estado bajo (0).

10
 Universidad ECCI Sistemas Digitales l Semestre lV
.

En el DIP van 8 entradas, 4 para A y 4 para B, cada uno con un led respectivo y una resistencia que proteja al
led. Cada punto irá conectado a la entrada respectiva del integrado, en el integrado, se debe de conectar
también las 4 salidas respectivas, más el acarreo de entrada y salida. Todas están siendo visualizadas
mediante leds dirigidos a tierra, la única que no va con led, es el carry de entrada, ya que al ser 0 se conecta
directo a tierra.
Se hará el ejemplo con una suma de 4 bits y se demostrará la simulación.
Para realizar la siguiente suma se debe de tener en cuenta las siguientes reglas:
Regla sumadores
0+0=0
0+1=1
1+0=1
1+1=10
El uno denotado en color rojo expresa el acarreo que se genera al sumar 1 y 1, dando como resultado 0, y
llevando un 1 para la suma del siguiente digito,

1010
+1001
10011
La suma de arriba, se va a coger el primer grupo a sumar y será denominado A, y cada número se denominará
de A1 hasta A4 empezando desde el lado derecho al lado izquierdo. Con el número de abajo se hace lo
mismo, pero con la denominación B, y se hace de igual forma desde B1 hasta B4.
Para representar dicha suma, se encenderían las entradas de los valores que contengan uno, en este caso sería:
A2, A4, B1 y B4. Tiene que dar como resultado que se encienda los leds de la salida 1, salida 2 y además que
se encienda el carry de salida. Se mostrará mediante la simulación lo explicado.

Ilustración 18. Ejemplo de funcionamiento del circuito sumador.

Ahí se pueden evidenciar los leds que se van encendiendo en la salida acorde a los valores de estado alto y
bajo que se van presentando en las entradas A y B.
Circuito Restador.

11
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Para este circuito se usa también un integrado sumador, 74LS83N, se usa el mismo sumador debido a que
como bien se sabe la resta también se puede expresar como una suma, la diferencia radica, en que la
configuración del circuito cambia.
Para poder expresar la resta mediante suma, se coge el segundo termino de números, es decir el grupo B y se
niegan, por lo que tocaría usar una compuerta NOT en cada entrada para que se niegue e invierta el valor.
Cuando el valor ya se haya invertido este es el que va a entrar al integrado para ser sumado. En este caso no
hay carry, si no un borrow, que es el acarreo negativo, el carry de entrada se conecta al carry de salida porqué
al final de realizar la suma, el primer digito que es el carry de salida pasa a sumar al valor final, actuando
como un carry de entrada, por tal motivo estos se conectan.
El circuito prácticamente es el mismo, van con los leds en ambas entradas y estos se activan mediante un DIP
switch,. Cuenta con 4 salidas nada más, ya no cuenta con una visualización del carry ni para salida ni para
entrada. El circuito que se implementó fue:

Ilustración 19. Circuito del restador

El ejemplo de resta a exponer es:

Antes de mostrar el ejemplo, se debe de tener en cuenta las reglas para generar una resta:
Regla restadores
0-0=0
10-1=1
1-0=1
1-1=0
El uno denotado con color rojo, me representa el acarreo negativo o borrow, que es el valor que se le presta al
0 cuando este va a ser restado por el 1.

1100
−1001
0011

12
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Esta sería la forma convencional de restar 4 bits, pero como se quiere demostrar mediante el circuito de un
sumador se hará la resta mediante ese proceso.
Como bien se sabe primero hay que invertir el segundo término por lo que quedaría 0110, se pondría para
sumar.

1100
+0110
1 0010
Al sumar queda el siguiente resultado, se coge el primer digito y este se le suma al resultado final

0010
+1
0011
Dando al final el mismo resultado que si se hubiera hecho por el método convencional.
Para realizar el montaje, se realizó el mismo que el sumador, pero como bien se sabe en las entradas del B, se
conectó una compuerta Not, y además de ello, se conectó el carry de entrada con el carry de salida.

Ilustración 20. Ejemplo del funcionamiento de un circuito restador

Ahí se puede evidenciar las entradas de A y B, la negación de las entradas de B, mediante cuatro compuertas
Not, haciendo alusión a cada entrada, y por último la conexión entre los carry, para generar la suma del carry
de salida con el valor sumado con posterioridad.
6. CONCLUSIONES

A lo largo de este laboratorio se puede concluir que el diseño de un sumador y restador no fue realmente
complicado, y su implementación, lo que se llamará su construcción, tampoco lo fue. Realmente la lógica que
se ocupó para poder crear el sistema fue muy sencilla, pero se debió de hacer de la forma correcta.

También dada la importancia de las operaciones aritméticas básicas en el diseño de circuitos digitales, se
realizó con los principales circuitos integrados que las implementa. En particular, se analizó los sumadores y
restadores de 4 bits y la forma como pueden conectarse en cascada.

13
 Universidad ECCI Sistemas Digitales l Semestre lV
.

Se pudo comprobar el funcionamiento del circuito mostrando mediante leds los valores deseados, así como
las operaciones de suma y resta respectivamente.

7. REFERENCIAS

[1] j. D. C. Julio, «Ecured,» 12 03 2016. [En línea]. Available: [Link]

%C3%B3nico#La_frecuencia. [Último acceso: 19 05 20].
[2] «PCPaudios,» 12 05 2016. [En línea]. Available:
[Link]
[3] R. Nuñez, «Electrónica Facil,» 25 03 2004. [En línea]. Available: [Link]
[Link].
[4] J. Wales, «Wikipedia,» 12 05 2001. [En línea]. Available: [Link]

2.

14