UNIVERSIDAD TÉCNICA DE AMBATO
FACULTAD DE INGENIERÍA EN SISTEMAS,
ELECTRÓNICA E INDUSTRIAL
CARRERA DE INGENIERÍA EN ELECTRÓNICA Y
COMUNICACIONES
Módulo o Asignatura:
VLSI
Nivel y Paralelo:
Octavo “A”
TAREA No 02
Tema:
“Modelado de estructuras VHDL”
Integrantes:
Amaguaña Iván
Rueda Hugo
Salgado Ariel
Solís Andrés
Fecha de Envío: jueves, 12 de diciembre de 2019
Fecha de Entrega: jueves, 19 de diciembre de 2019
Docente: Ing. Edgar Patricio Córdova Córdova
SEPTIEMBRE 2019 – ENERO 2020
AMBATO - ECUADOR
2019
1. TEMA
“Modelado de estructuras VHDL”
2. OBJETIVOS
a. Objetivo General
Desarrollar y explicar la programación mediante pasos en VHDL de un
semisumador y de un conversor de código gray y exceso 3 en ISE Design Suite
de Xilinx.
b. Objetivos Específicos
Investigar todo sobre la creación de un proyecto en el programa de ISE
Design Suite de Xilinx.
Analizar las características, pasos y programación de ISE Design Suite de
Xilinx.
Desarrollar y explicar la programación mediante pasos en VHDL de un
semisumador y de un conversor de código gray y exceso 3 en ISE Design Suite
de Xilinx.
3. DESARROLLO
DESARROLLO
Ejercicio 1
Diseño de circuito.
Ejercicio 2
Diseño de circuito.
El diseño del circuito codificador lo realizamos con la ayuda del Software BOOLE
DEUSTO para lo cual realizamos la siguiente tabla de verdad.
Cuidando que las variables correspondan a cada una de las variables también
seleccionadas en el ISE para el código VHDL, para lo que mapeamos de la siguiente
manera.
ENTRADAS:
A ↔ S B↔ Data ( 3 )C ↔ Data (2 ) D ↔ Data ( 1 ) E ↔ Data ( 0 )
SALIDAS:
F 1 ↔Codigo ( 3 ) F 2 ↔Codigo ( 2 ) F 3 ↔ Codigo (1 ) F 4 ↔Codigo (0)
Ya una vez ingresado en Boole la tabla de verdad podemos ya obtener el diseño
realizado por el software, con las siguientes formulas en términos SOP:
Con el siguiente mapeo:
F 1 ↔ F 0F 2 ↔ F 1F 3 ↔ F 2F 4 ↔ F 3
Esto implica que tendríamos que hacer un doble mapeo, para coincidir con las
entradas seleccionadas en el código.
Codificación VHDL.
Ya obtenido el diseño del codificador, procedemos a programar en el ISE con lenguaje
VHDL. Haciendo uso de las fórmulas encontradas posteriormente.
Importando librerías. Lo primero que necesitamos realizar e la importación de las
librerías que nos permitan la compilación e interpretación del código VHDL.
Declaración de puertos: Lo siguiente es declarar cuantas entradas y salidas va a tener
nuestro dispositivo, para lo que se hace uso de una estructura tipo entity.
Designación de funcionamiento: En esta parte del código se debe programar el
funcionamiento exacto que tendrá nuestro dispositivo, para lo cual se puede hacer uso
de tabas de verdad directamente, o el uso de las ecuaciones obtenidas.
Creación de Test Bench.
Para poder comprobar la funcionalidad del dispositivo codificador hacemos uso del
módulo Test Bench, que no permita constatar las diferentes entradas con las salidas
obtenidas, de esta realizamos un documento en VHDL con los siguientes estímulos.
Simulación.
Una vez realizado el Test Bench Document, podemos ejecutar la simulación, donde nos
proveerá la salida en función del tiempo, y comprobamos el funcionamiento del
dispositivo.
En las imágenes inferiores, la primera señal más superior son las entradas que sería
nuestro código binario, en la señal del medio es la entrada S, y la señal ultima más
inferior tenemos el código codificado.
VISTA RTL Y TECHNOLOGICAL
4. DIAGRAMAS Y ESQUEMAS
Sumadores
con
propagación
de acarreo
Sumadores
Compresores Tipos con
de 3:2 Sumadores anticipación
de acarreo
Sumadores
con acarreo
almacenado
5. CONCLUSIONES
El semisumador nos muestra de manera correcta las diferentes respuestas
en cuanto al forzado de las variables en la simulación dada por Xilinx en
ISE Design Suite.
El forzar variables solo permite ver los diferentes cambios que el proyecto
tendrá en cuanto a los varios cambios, sin embargo, el programa esta apto
en si para poder mostrar los diferentes cambios de manera secuencial al
correr la simulación.
El cambio de código entre gray y exceso 3 fue de manera satisfactoria,
dando como buen resultado el intercambio de códigos entre binario, gray,
exceso 3 y decimal, tal como se demuestra en la simulación.
6. RECOMENDACIONES
Es muy importante el tener en cuenta los diferentes signos que se
implementaran al momento de programar en VHDL, caso contrario, el
programa no podrá armarse ni simularse correctamente.
En el momento de llevarlo a la realización, es importante tener en cuenta el
tipo de estructura que se desea implementar, ya sea por diagrama, ecuación
o simplemente tabla de verdad.
Es importante tratar de manejar de manera correcta sus variables, esto nos
ayudara a entender y manejar de mejor manera un proyecto.
Tener cuidado en cuanto a la lógica de programación, ya que no existe
secuencia específica, todo el programa corre de recorrido.