Scribd
Cargar
32 vistas2 páginas

Interface TTL y CMOS: Ejercicios y Cálculos

El documento presenta una tarea de ingeniería electrónica sobre interfaces TTL y CMOS. La tarea contiene 4 ejercicios que deben ser resueltos por escrito y entregados en la fecha indicada por el profesor. Los ejercicios incluyen calcular márgenes de ruido y capacidad de carga dinámica para diferentes configuraciones de circuitos TTL y CMOS, determinar si es posible una conexión entre CI CMOS y TTL, y explicar por qué la salida permanece en un nivel alto para un circuito TTL-CMOS

Cargado por

Duo Doble A
Derechos de autor
© All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
32 vistas2 páginas

Interface TTL y CMOS: Ejercicios y Cálculos

El documento presenta una tarea de ingeniería electrónica sobre interfaces TTL y CMOS. La tarea contiene 4 ejercicios que deben ser resueltos por escrito y entregados en la fecha indicada por el profesor. Los ejercicios incluyen calcular márgenes de ruido y capacidad de carga dinámica para diferentes configuraciones de circuitos TTL y CMOS, determinar si es posible una conexión entre CI CMOS y TTL, y explicar por qué la salida permanece en un nivel alto para un circuito TTL-CMOS

Cargado por

Duo Doble A
Derechos de autor
© All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

USCO INGENERIA ELECTRONICA

ELECTRÓNICA DIGITAL TAREA 06-06-20


INTERFACE TTL y CMOS
Los ejercicios propuestos se deben presentar escritos con lapicero, se deben
encabezar con: nombre de la Universidad, nombre del programa, nombre del
curso, nombre y código del estudiante y la fecha. Se debe transcribir el texto de
los ejercicios.
La tarea se debe entregar en fecha que les estaré comunicando oportunamente.
1. Calcular el valor del margen de ruido (VH) en DC y la capacidad de carga (FO)
dinámico del sistema con VCC = VDD = 5V en los siguientes casos:
a) 74HC controlando 74AS.
b) 74ALS controlando 74ACT.
2. El circuito muestra una interface entre C.I. CMOS 74HC y TTL estándar con
VCC = VDD = 5V. Mediante cálculo determinar si es posible la conexión. En
caso negativo, cuál es la solución más sencilla posible para realizar dicha
conexión.

3. El circuito muestra una interface entre C.I. TTL LS y CMOS 4000 de voltaje
mixto, con el TTL energizado con 5V. Las formas de onda muestran las señales

en la salida Q del TTL y en la salida X del CMOS.


Explicar brevemente la razón por la cual la salida X permanece en 10V (nivel
alto).
4. Usar la información de la figura 3-85 del libro de Wakerly para calcular el
margen de ruido (VH) DC del sistema para CMOS de 2.5V controlando CMOS
de 1.8V tolerante a 2.5V.

También podría gustarte