DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

CARRERA DE INGENIERÍA MECATRONICA

ASIGNATURA: Circuitos Digitales

NRC: 4946

Tema: Implementación y diseño de circuito

comparador, mediante el uso de Multiplexor y
Decoder.

NOMBRES:
Fabricio Veintimilla
Diego Vinueza
Steev Vallejo

15 de noviembre del 2019

Sangolquí, Ecuador.

I. OBJETIVOS.
A. Objetivo general.
Diseñar e implementar un circuito comparador de dos señales, mediante la aplicación de circuitos integrados
multiplexor y Decoder, para analizar las diferencias entre estos dos circuitos integrados.

B. Objetivo específico.

 Diseñar, implementar, y simular un circuito comparador de magnitud de números de 2 bits, mediante la

herramienta de simulación Proteus.
 Probar el funcionamiento del circuito integrado Multiplexor.
 Probar el funcionamiento del circuito integrado Decoder.
  Analizar la diferencia entre los circuitos integrados Multiplexor y Decoder.

II. INTRODUCCIÓN.

Un multiplexor es un circuito digital que selecciona una de entre varias entradas de datos y lleva su valor lógico a la
única salida del circuito. La selección de los datos se realiza mediante una o varias entradas de control. La codificación
binaria resultante de las entradas, indica el índice de la entrada que pasa a la salida. Existiendo una entrada de
habilitación (enable), la cual pone en funcionamiento el circuito, y trabaja en bajo activo.[CITATION Mec19 \l 12298 ]

Un decodificador o descodificador es un circuito combinacional, cuya función es inversa a la del codificador, es decir,
convierte un código binario de entrada (natural, BCD, etc.) de N bits de entrada y M líneas de salida (N puede ser
cualquier entero y M es un entero menor o igual a 2 N), tales que cada línea de salida será activada para una sola de las
combinaciones posibles de entrada. Normalmente, estos circuitos suelen encontrarse como decodificador /
demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un decodificador. [ CITATION Pro19 \l
12298 ]

III. MARCO TEORICO

A. Multiplexor
Los multiplexores son circuitos combinacionales con varias
entradas y una única salida de datos. Están dotados de
entradas de control capaces de seleccionar una, y solo una, de
las entradas de datos para permitir su transmisión desde la
entrada seleccionada hacia dicha salida.
Estos circuitos combinacionales poseen 2 n líneas de entrada
de datos, una línea de salida y n entradas de selección. Las
entradas de selección indican cuál de estas líneas de entrada
de datos es la que proporciona el valor a la línea de Ilustración 1. Modelo multiplexor de 4 a 1
salida.
Cada combinación de las entradas de selección
corresponde a una entrada de datos, y la salida final del multiplexor corresponderá al valor de dicha entrada
seleccionada. [ CITATION Log19 \l 12298 ]
La ilustración 1 indica un multiplexor de una entrada de selección, por ende debe tener 2 líneas de entrada y una línea
de salida.
B. Decoder

Un decodificador es un circuito combinacional, cuya función es

inversa a la del codificador, es decir, convierte un código binario
de entrada (natural, BCD, etc.) de N bits de entrada y M líneas de
salida (N puede ser cualquier entero y M es un entero menor o igual
a 2N), tales que cada línea de salida será activada para una sola de las
combinaciones posibles de entrada.

Ilustración 2. Esquema decoder

Normalmente, estos circuitos suelen encontrarse como

decodificador / demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un decodificador.

La ilustración 2 muestra un esquema interno de un decoder de dos entradas y 2 n salidas, es decir 4 salidas.

IV. MATERIALES Y METODOS

 A. Equipos, materiales y herramientas utilizadas

 Circuito integrado multiplexor DM74LS153, compuerta 74032

 Circuito integrado Demultiplexor 74LS154
 Leds
 Resistencias.
 Cables jumpers
 Fuente de alimentación DC variable de 0-30v/3A
 Multímetro digital
 Protoboard
 El software Proteus versión 8.1

V. PROCEDIMIENTO Y RESULTADOS
Se requiere generar un circuito que permita comparar 2 números de 2 bits para determinar cuál es mayor, cual es
menor o si son iguales como se implementó anteriormente con compuertas lógicas.

Ilustración 3. Diseño circuito comparador de magnitud.

En la ilustración 3 se presenta el diagrama de bloques del circuito comparador de magnitud, en el cual se han
determinado las variables de entrada de selección y salida. El dígito A está formado por las dos entradas A0 y A1
que corresponde cada uno a un bit. El dígito B está formado por las dos entradas B0 y B1 y cada una tiene un bit.
Para la salida se ha determinado la necesidad de tener tres bits de resultado. El primero indicará si A> B el segundo
si A=B y el tercero si A< B .
El siguiente paso es construir la tabla de verdad del circuito.

A0 A1 B0 B1 A> A=B A<B

B
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
Tabla 1. Tabla de verdad circuito comparador de magnitud.

La tabla 1 es la tabla de verdad del circuito comparador de magnitud en la cual A0 , A 1 , B0 y B1 son las variables de
entrada previamente explicadas. Debajo de cada variable de salida se ha colocado el valor deseado para cada caso,
analizando la magnitud del número A con respecto al número B. De esta tabla se obtienen las funciones [1], [2] y [3] de
las cuales procederemos a realizar mapas de Karnaugh para su simplificación.
 A> B=∑ 4,8,9,12,13,14 (1)

A=B=∑ 0,5,10,15 (2)

A< B=∑ 1,2,3,6,7,11 (3)

A continuación, se procederá a aplicar estas funciones para su simulación y diseño tanto utilizando un circuito
integrado multiplexor y un decodificador.

A. Circuito comparador de magnitud aplicando Multiplexor

Diseñar un circuito comparador de magnitudes usando Multiplexor, donde los dígitos a comparar sean de 2 bits
cada uno, el sistema debe permitir verificar o determinar si un número es mayor, menor o igual al otro.

El circuito está diseñado ocupando 2 multiplexores de 8 a 1 con la variable más significativa como controlador
enable para cada una de las funciones, A>B, A<B y A=B.

Ilustración 4. Uso de multiplexores para la función 1 A>B.

En la ilustración 4 podemos ver la implementación mediante 2 circuitos multiplexores de la función número 1 de

A>B este circuito lo que debería hacer es seleccionar mediante la combinación de A1, B0 y B1 las entradas de 0 a 7
en caso de que la variable más significativa A0 tenga un valor de 0 y las entradas de 7 a 15 en caso de que tenga un
valor de 1, ya que esta variable controla los enable de estos circuitos integrados. Y ya que las entradas
correspondientes a la función 1 están alimentadas con VCC cuando se seleccionen estas dará el resultado de A>B.
 Ilustración 5. Uso de multiplexores para la función 2 A =B.

En la ilustración 5 vemos una implementación similar a la de la ilustración 4, solo cambiando las entradas que
serian conectadas a VCC y las que serian llevadas a tierra, el enable sigue funcionando mediante la variable de
entrada A0 de forma que el primer multiplexor se activara con valor 0 y el segundo cuando A0 tenga un valor de 1,
al final se coloca una compuerta OR para que se pueda seleccionar cuando alguno de ambas salidas se active.

Ilustración 6. Uso de multiplexores para la función 3 A<B.

La ilustración 6 muestra la función que faltaba de diseñar, siguiendo el mismo esquema que se realizó para las
funciones anteriores (1 y 2) esta ilustración muestra un funcionamiento similar con el control de cada multiplexor
con la variable A0 y las otras entradas A1, B0 y B1 seleccionando cualquiera de las 4 entradas en las que se cumple
la relación de A<B.
A continuación, se procederá a simular las funciones (1), (2), (3), mediando el uso de circuitos integrados
Multiplexor de 8 entradas.
 La Ilustración 7
muestra el modelo
de la simulación
aplicando
circuitos
integrados
multiplexor de 8
entradas y una
salida, los cuales
han sido
interconectados
de dos en dos,
para sustituir el
uso de un
multiplexor de 16
entradas y una
salida.
Ilustración 7. Circuito comparador aplicando Multiplexor
B.
Circuito comparador de magnitud aplicando Decoder
Tomando en cuenta los parámetros de funcionamiento ya establecidos en la tabla 1 para las variables de entrada de
selección que son: A0, A1, B0, y B1, y las funciones 1, 2 y 3, que nos denotan la salida, detalladas anteriormente, se
procederá a aplicar circuitos integrados Decoder para demostrar su funcionamiento.

Ilustración 8. Diagrama de funcionamiento comparador con Decoder.

En la ilustración 8 se ve el diagrama de conexión de el circuito comparador de magnitud mediante decodificadores,

ocupando únicamente 1 decoder de 4 a 16 donde se implementa toda la función, y para lograr obtener las 3 salidas de
las funciones 1, 2 y 3 ocupando compuertas OR para cada uno de los casos.
A continuación, se procederá a simular las funciones (1), (2), (3), mediando el uso de circuitos integrados
Decodificadores de 4 a 16.y compuertas OR de 2 entradas.
Ilustración 9.
Simulación
circuito
comparador
usando
decoder

La
ilustración
9 muestra
la

implementación del circuito comparador usando circuitos integrados decoder de 4 entradas seleccionadoras y 16 salidas,
las salidas correspondientes son conectadas a compuertas OR que suman todas las señales de cada función (Ver
ecuación 1, 2 y 3).

VI. ANÁLISIS DE RESULTADOS

El circuito implemento mediante el uso del software de simulación Proteus versión 8.1, además de la implementación de estos
mismos circuitos en una protoboard (Ver Anexo 1).

A. Circuito comparador de magnitud aplicando multiplexor

En base al diseño generado se implementa el circuito primeramente en una simulación y posteriormente en el

protoboard. Para realizar un análisis de resultados, se probarán diferentes casos en el simulador, basándonos en la tabla
1 y así obtener la comparación de los dos valores A y B.

Caso 1: A> B

Si se toman las variables de los Selectores como:

A0 =0
A1=1
B0=0
B1=0
La tabla 1 nos indica que la salida 1 tiene un valor de 1 para la función 1, denotando que A> B .
 Ilustración 10. Simulación
circuito comparador con muxer y valores A=01, B=00.

Vemos en la ilustración 10 el circuito implementado siendo probado mediante una condición perteneciente a la función
1, donde A0 = 0 por lo que el enable solo permitirá seleccionar las entradas de 0 a 7, y como resultado se tomara la 4ta
entrada, la cual dará un estado de 1 solo para A>B, ya que es la única de estas que en el circuito integrado perteneciente
a la función uno esta entrada 4 está conectada a VCC y en los otros casos está conectada a tierra.

Caso 2: A=B

Si se toman las variables de los Selectores como:

A0 =1
A1=1
B0=1
B1=1
La tabla 1 nos indica que la salida 1 tiene un valor de 1 en la función 2, denotando que A=B .
 Ilustración 11. Simulación
circuito comparador con muxer y valores A=11, B=11.

La ilustración 11 muestra un caso perteneciente a la función 2 donde al tener todos los valores de la entrada en 1, en este
caso A0 tiene un valor que permitirá que los multiplexores que estén habilitados sean los que trabajan desde 8 a 15 y al
valor que se selecciona es el 15 y el único que está conectado a VCC para dar un valor de 1 es el que pertenece a la
función 2 de A=B.

Caso 3: A< B

Si se toman las variables de los Selectores como:

A0 =0
A1=0
B0=0
B1=1
La tabla 1 nos indica que la salida 1 tiene un valor de 1 en la función 3, denotando que A< B .
 Ilustración 12. Simulación
circuito comparador con muxer y valores A=00, B=01.

La ilustración 12 muestra el caso perteneciente a la última función que faltaba probar en la simulación, donde se colocan
valores de 0 para A y de 1 para B, dando como resultado que A<B, permitiendo que se ilumine el del perteneciente a
esta relación como resultado el valor al que esta conectado la entrada 1 del muxer perteneciente a la función 3, el cual
está conectado a VCC.

B. Circuito comparador de magnitud aplicando Decoder

Se implementa los siguientes circuitos utilizando un Decoder el cual da valores en 0 para las salidas seleccionadas y las
no seleccionadas envía un valor de 1, por lo que se debería negar las salidas para únicamente tener con valor de 1 al
correspondiente a la relación que cumple como respuesta de la función.

Caso 1: A> B

Si se toman las variables de los Selectores como:

A0 =0
A1=1
B0=0
B1=0
La tabla 1 nos indica que la salida 1 tiene un valor de 1 para la función 1, denotando que A> B .

Ilustración 13. Simulación

circuito comparador con decoder y valores A=01, B=00.
El circuito implementado en la ilustración 13 muestra un solo circuito decoder de 4 entradas y 16 salidas distintas para
“decodificar” el valor de la entrada para ser ocupada en el circuito, en este caso la entrada es 01 para A y 00 para B,
que se da como resultado que A sea mayor a B.

Caso 1: A=B

Si se toman las variables de los Selectores como:

A0 =1
A1=1
B0=1
B1=1
La tabla 1 nos indica que la salida 1 tiene un valor de 1, denotando que A=B ,

Ilustración 14. Simulación

circuito comparador con decoder y valores A=11, B=11.

La ilustración 14 tiene un valor 11 y 11 para A y B respectivamente, se denota que son iguales, el valor que se ocupa de
la compuerta es el último siendo 16, el cual activa el led de que representa que los valores son iguales.

Caso 1: A< B

Si se toman las variables de los Selectores como:

A0 =0
A1=0
B0=0
B1=1
La tabla 1 nos indica que la salida 1 tiene un valor de 1, denotando que A=B ,

Ilustración 13. Simulación

circuito comparador con decoder y valores A=00, B=01.
Un ultimo punto a probar es el que representaría un valor en el que A sea menor a B, en este caso A tiene un valor de 0
y B tiene un valor de 1, el paso por el circuito da una salida que al ser seleccionada por las compuertas OR termina
iluminando el led que representa que A es menor a B.

VII. CONCLUSIONES Y RECOMENDACIONES

 Se pueden ocupar 2 circuitos multiplexores de 8 a 1 como reemplazo de una de 16 a 1 .

 Los pines Enable pueden controlarse con la variable mas representativa para poder mezclar mas de un
multiplexor para que funcionen como unos de mayor cantidad de entradas.
 El ocupar 2 multiplexores de 8 a 1 resulta mas económico, aunque pueda generar un proceso un poco más largo
de diseño.
 Los decoder permiten ocupar en orden las salidas permitiéndonos implementar una función de manera mucho
más simple.

VIII. REFERENCIA BIBLIOGRÁFICA

[1] J. P. GUTIÉRREZ., «MULTIPLEXORES,» 11 11 2019. [En línea]. Available:

[Link]

[2] P. Wikipedia, «Wikipedia,» 31 09 2019. [En línea]. Available: [Link]

[3] Wikipedia, «Wikipedia,» 11 11 2019. [En línea]. Available: [Link]

 IX. ANEXOS

Ilustración 14. Circuito comparador implementado con MUX y DECODER.

En la ilustración 14 se observa el circuito implementado en el que en la parte izquierda se encuentra el circuito

utilizando 6 multiplexores de 8 a 1 con compuertas OR para encender los LED´s. En la derecha se observa en circuito
comparador usando un decodificador de 4 a 16 con compuertas NOT y compuertas OR para poder encender los LED´s