CISC RISC
Reduce la dificultad de crear Instrucciones de tamaño fijo y
compiladores. presentadas en un reducido número de
Permite reducir el costo total del sistema. formatos.
Reduce los costos de creación de Sólo las instrucciones de carga y
software. almacenamiento acceden a la memoria
Mejora la compactación de código. de datos.
Facilita la depuración de errores. La CPU trabaja más rápido al utilizar
Conjunto de instrucciones complejas menos ciclos de reloj para ejecutar
Utilizada en entornos de red instrucciones.
Instrucciones tamaño fijo Utiliza un sistema de direcciones no
Solo las instrucciones de carga y destructivas en RAM. Eso significa que, a
almacenamiento acceden a la memoria diferencia de CISC, RISC conserva
de datos después de realizar sus operaciones en
Posibilitar la segmentación y el memoria los dos operandos y su
paralelismo en la ejecución de resultado, reduciendo la ejecución de
instrucciones y reducir accesos de nuevas operaciones.
memoria Cada instrucción puede ser ejecutada en
La CPU trabaja más rápido al utilizar un solo ciclo del CPU.
menos ciclos de reloj Conjunto de instrucciones reducido
Reduce la ejecución de operaciones Aplicada en ordenadores domésticos
Cada instrucción puede ser ejecutada en Instrucciones amplias
un solo ciclo del CPU Permite operaciones complejas entre
operandos situados en la memoria y/o
registros internos
Reduce la dificultad de crear
compiladores
Permite reducir el costo total del sistema
Mejora la compactación de código
Facilita la depuración de errores
Pic16f84a
8 bits
Memoria embebida
RISC
Harvard
Familia PIC
Pic16f18877
8 bits
Memoria embebida
RISC
Harvard
Familia PIC
Atmega328p
8 bits
Memoria embebida
RISC
Harvard
Familia Atmel
PICAXE 08M2
8 bits
RISC
Memoria embebida
Harvard
Familia PIC