Scribd
Cargar
151 vistas2 páginas

Sumador Binario 4 Bits 74LS283

Este documento describe un sumador binario de 4 bits con acarreo rápido. Proporciona la suma de dos números binarios de 4 bits y el acarreo resultante. Ofrece un rendimiento parcial anticipado al implementar la lógica del sumador y el acarreo en su forma verdadera, logrando el acarreo final sin necesidad de lógica adicional. Incluye características como tiempos de adición típicos de 25 ns para palabras de 8 bits y 45 ns para palabras de 16 bits, y un consumo típico de potencia de 95

Cargado por

Hector Dresde
Derechos de autor
© All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
151 vistas2 páginas

Sumador Binario 4 Bits 74LS283

Este documento describe un sumador binario de 4 bits con acarreo rápido. Proporciona la suma de dos números binarios de 4 bits y el acarreo resultante. Ofrece un rendimiento parcial anticipado al implementar la lógica del sumador y el acarreo en su forma verdadera, logrando el acarreo final sin necesidad de lógica adicional. Incluye características como tiempos de adición típicos de 25 ns para palabras de 8 bits y 45 ns para palabras de 16 bits, y un consumo típico de potencia de 95

Cargado por

Hector Dresde
Derechos de autor
© All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

Rápido

54LS283/DM54LS283/DM74LS283 Sumador Binario de 4-bits con Acarreo


June 1989

54LS283/DM54LS283/DM74LS283
Sumador Binario de 4-bits con Acarreo Rápido

Descripción General Caracteristicas


Estos sumadores completos realizan la suma de dos números binarios Y Acarreo complete anticipado a través de los cuatro bits
de 4 bits. Las salidas de suma (R) se proporcionan para cada bit y el Y Los sistemas logran un rendimiento parcial en anticipación con
acarreo resultante (C4) se obtiene del cuarto bit. Estos sumadores la economía del transporte de ondas.
cuentan con una visión interna completa de los cuatro bits. Esto Y Tiempos de adición típicos
proporciona al diseñador del sistema un rendimiento parcial Dos palabras de 8 bits 25ns
anticipado en la economía y un recuento reducido de paquetes de Dos palabras de 16bits 45ns
una implementación de ripple-carry. La lógica del sumador, incluido Y Disipación de potencia típica por sumador de 4bits 95mW.
el acarreo, se implementa en su forma verdadera, lo que significa Y Dispositivo alternativo militar / aeroespacial (54LS283)
que el acarreo final se puede lograr sin necesidad de lógica o
disponible.
inversión de nivel.
Póngase en contacto con una oficina de ventas / distribuidor
nacional de semiconductores para obtener especificaciones.

Diagrama de Conexiones

Paquete en doble línea

TL/F/6421 – 1
Numero de orden 54LS283DMQB, 54LS283FMQB, 54LS283LMQB,
DM54LS283J, DM54LS283W, DM74LS283M o DM74LS283N
Ver NS paquete número E20A, J16A, M16A, N16E o W16A

C1995 National Semiconductor Corporation TL/F/6421 RRD-B30M105/Printed in U. S. A.


Diagrama Lógico
LS283

TL/F/6421 – 2

También podría gustarte