Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

Tema 3: Componentes, estructura y funcionamiento de la CPU

1. Introduccin ___________________________________________________________ 1

2. Componentes de la UCP __________________________________________________ 2

2.1. Registros_____________________________________________________________ 2

2.2. Unidad de control (UC) _________________________________________________ 3

2.3. ALU (Unidad Aritmtico Lgica) _________________________________________ 5

2.4. Otros elementos que forman parte de CPU __________________________________ 5

3. Estructura de la UCP _____________________________________________________ 6

3.1. 8085 ________________________________________________________________ 6

3.2. Estructuras avanzadas __________________________________________________ 7

4. Funcionamiento_________________________________________________________ 8

4.1. Fases de ejecucin de una instruccin ______________________________________ 8

5. Bibliografa ___________________________________________________________ 10

1. Introduccin
El computador es un sistema muy complejo que precisa de varios niveles de abstraccin
para su estudio. En el ms alto se definen los componentes, estructura y funcionamiento de
este, independientemente de la construccin fsica.

La arquitectura que se utiliza hoy en da fue descrita en 1945 por el fsico Von Newmann,
su ms importante aportacin fue la de construir una computadora con programa almacenado.
Los computadores existentes hasta entonces trabajaban con programas cableados, stos se
introducan estableciendo manualmente las conexiones entre las distintas unidades. La idea de
Von Neumann consisti en conectar permanentemente las unidades de la computadora, siendo
coordinado su funcionamiento bajo un control central. Es conveniente conocer esta
arquitectura para identificar dentro de todos los componentes a la CPU y entender ms
fcilmente como interacciona con el resto de elementos.

Vamos a centrarnos en estudiar:

9 Los componentes de la UCP y las funciones de cada uno de ellos

9 La estructura, es decir, cmo se organizan?, cmo se conectan?, prestando especial

importancia a las estructuras avanzadas segn su diseo (CISC, RISC) y segn el
paralelismo (superescalares, vectoriales, segmentados, VLWI)

9 El funcionamiento de la CPU, para comprender exactamente cmo interactan todos

sus componentes y consiguen su objetivo (ejecutar programas)

Fernando Mollinedo Pgina 1 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

2. Componentes de la UCP
Nos vamos a centrar en los principales componentes de la UCP que son la UC, ALU,
registros, FPU y caches. A continuacin presentamos un diagrama de bloques de la CPU

2.1. Registros
La UCP es la encargada de captar las instrucciones, interpretarlas, ejecutarlas y
escribirlos resultados, es evidente que para realizar correctamente todas esta operaciones se
precisa de elementos de memoria, de almacenamiento, estos son los registros. Los registros
son un grupo de bits de memoria RAM situados dentro del procesador, que contienen los
datos que van a ser ejecutados en la ALU o en la FPU

Sus caractersticas son:

9 El tamao o la longitud, es el responsable del tipo de datos e instrucciones que
pueden ser utilizados por el procesador, determina la eficiencia del computador a
mayor tamao se reducir el trafico en la UCP
En la primera y segunda generacin de PC (8088, 8086, 286) slo disponan de
registros de 16 bits, solamente podan ejecutar software de 16 bits (DOS y Windows
3.x.). El 80386 fue el primer modelo que incluyo registros de 32 bits en su UCP y por
consiguiente ejecutar software de 32bits (todas las UCP de los 386, de los 486 y de los
primeros Pentium estaban limitadas a 32 bits). Las UCP de los Pentium MMX y de los
Pentium II disponan de algunos registros de 128 bits, lo que permita a la ALU operar
con varios nmeros de 32 bits con una sola instruccin, a esta tcnica se la denomin
SIMD (single-instruction, multiple-data). Sin embargo, esto solo implica 32 bits
aritmticos por lo que todos los Pentium estn considerados como procesadores de 32
bits. El Itanium fue el primer procesador para PC, de Intel que contiene registros de 64
bits
9 Especializacin, nos indican la funcionalidad de los registros, si hay registros que
siempre realizan la misma funcin, la lgica de la unidad de control se simplifica ya
que siempre usar los mismos registros, pero esto es menos flexible

Fernando Mollinedo Pgina 2 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

9 Cantidad, a mayor cantidad de registros menos accesos a memoria y mayor rapidez

Tipos de registros:

Los registros que solemos encontrarnos varan en funcin de la UCP, pero

principalmente tenemos:

De control, no son modificables por el usuario, ejemplos:

9 MAR: (Memory Access Register), indica la siguiente posicin de memoria a la

que hay que acceder para coger o dejar datos o instrucciones

9 MBR: (Memory Buffer Register), contiene el resultado de la ltima lectura

hecha en memoria o lo que se va a escribir en est

9 IR: (Instrucction Register), contiene la instruccin actual que se ejecuta

9 SP: (Stack Point), es el puntero de pila, almacena la direccin de la cabecera de

la pila

9 PC: (Program Count), es el contador de programa, contiene la direccin de la

siguiente instruccin a ejecutar

9 AC: (Acumulador), se emplea para las operaciones aritmtico lgicas.

De usuario, son modificables por el usuario, ejemplos:

9 PSW: (Program Status Word), contiene el resultado de las operaciones ms

recientes

9 Generales: tienen un uso polivalente, podemos almacenar datos e

instrucciones

2.2. Unidad de control (UC)

Capta las instrucciones, las interpreta, capta los operandos y los lleva a los circuitos
adecuados de la unidad de procesamiento, enva las seales oportunas a la ALU para
completar las operaciones implicadas en la instruccin y ordena el almacenamiento de los
resultados en el destino correspondiente.

Los pasos en el proceso de ejecucin de una instruccin (ciclo de instruccin) son:

8 Captacin
8 Decodificacin
8 Captar los operandos
8 Ejecucin de la operacin
8 Escribir los resultados en Memoria o E/S
8 Comprobar las interrupciones
Es evidente que para realizar todos estos pasos, la CPU debe almacenar temporalmente
algunos datos, es decir, necesitar de alguna memoria interna. Esta memoria est constituida
por una serie de registros que conforman el nivel ms alto en la jerarqua de memoria (es la
memoria ms pequea, ms cara, ms rpida)

Fernando Mollinedo Pgina 3 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

Segmentacin:

La tendencia actual es la de dividir en el mayor nmero de fases el proceso de

ejecucin de una instruccin, de modo que podamos solapar y ejecutar al mismo tiempo
algunos de estas fases

Por ejemplo, cuando estamos ejecutando una operacin podemos estar captando la
siguiente instruccin, a esto se le llama segmentacin y es una constante en todos los
computadores

Diseo:

Existen principalmente dos mtodos de construir una unidad de control:

8 Lgica cableada, consiste en un gran circuito combinacional, en el que se sueldan todas

las posibles combinaciones de entradas mediante puertas lgicas, de modo que
automticamente cuando se detecta la entrada se generan las seales de salida, que
componen la sealizacin de control. Muy costoso su diseo y difcil de modificar, pero
muy rpidas

8 Microprogramada, (basadas en el modelo de Wilkes), la UC consta de una memoria de

control, que contiene el conjunto de instrucciones del procesador. Aqu se consulta cuales
son las seales de control (microinstrucciones) que se deben generar segn la instruccin
que se ejecuta. Su diseo es ms fcil y barato pero es ms lenta y ocupa ms espacio

Arquitecturas de procesador (CISC/RISC)

8 CISC (Complex Instruction Set Computer), dispone de un grupo muy amplio de

instrucciones complejas y potentes, Inicialmente los ordenadores tendan a aumentar su
potencia a base de ampliar su repertorio de instrucciones e incrementar la potencia de
estas, de manera que se adaptasen ms a los lenguajes de ms alto nivel. El hecho de que
el tiempo de ejecucin de una instruccin fuera de varios ciclos de reloj no representaba
un problema puesto que la UC era mucho ms rpida que la memoria principal

8 RISC (Reduced Instruction Set Computer), posee un juego de instrucciones lo ms

reducido posible, con un porcentaje alto de estas se completa en un ciclo de reloj y un alto
nmero de registros de propsito general. Cuando se necesita realizar una instruccin
compleja, se suele componer a partir de instrucciones simples

Caractersticas CISC Caractersticas RISC

) Formatos de instruccin de varios tamaos ) Formatos de instruccin de pocos tamaos
) Interpreta microinstrucciones ) Interpreta microoperaciones
) Muchos modos de direccionamiento ) Pocos modos de direccionamiento
) Pocos registros de propsito general ) Muchos registros de propsito general
) Repertorio de instrucciones flexible ) Repertorio de instrucciones rgido
) Son lentas, ejecucin intermedia por software ) Son rpidas, ejecucin directa por hardware
) Unidad de control microprogramaza ) Unidad de control cableada

Fernando Mollinedo Pgina 4 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

2.3. ALU (Unidad Aritmtico Lgica)

Ver Tema 2

2.4. Otros elementos que forman parte de CPU

9 Unidad de decodificacin de la instruccin

Parte de la CPU que decodifica la instruccin, es decir, traduce las instrucciones a

cdigo mquina. Los diseos ms modernos incluyen varias unidades de decodificacin

9 Unidad de proceso de coma flotante (FPU)

Desde el 8086-80386, la FPU estaba constituida por un circuito externo que se
conectaba en su propio zcalo (coprocesador matemtico). A partir del 486 excepto el 486SX
disponen de una FPU integrada dentro del propio ncleo de la CPU. Est aumenta de la
velocidad de procesamiento de la CPU (2 a 10 veces) en la realizacin de operaciones de
coma flotante

9 Cach de nivel 1 (interna) y cach de nivel 2

Se usa para guardar las posiciones de la lenta memoria principal utilizadas ms

frecuentemente y ms recientemente. Cuando la cach contiene los datos que necesita la CPU,
no se produce ninguna espera y se denomina acierto de cach. Cuando no contiene los datos,
se denomina un fallo de la cach y tendr que esperar un tiempo hasta que reciba los datos de
la memoria principal ms lenta (DRAM).

Diseo

386 cach SRAM de 64 K en la placa base, aciertos 90%

486 incluye una pequea cantidad de cach dentro del chip del procesador, no
siendo necesaria as la cach de la placa base

486DX, al aumentar la velocidad del procesador aumento el porcentaje de

fallos. Para solucionarlo volvieron a incluir la cach SRAM en la placa base
(cach de nivel 2), la cach incluida en el procesador (cach de nivel 1)

Pentium y procesadores posteriores la cach de nivel 1 se dividi en dos partes

para separar dentro de la ALU los bits procedentes del bus de datos:

) Cach I: que contena exclusivamente instrucciones

) Cach D: que contena exclusivamente datos

Pentium II, III y IV incluyen una cach de nivel 2 que funciona a la misma
velocidad que la CPU (situada al lado del chip)

9 Bus frontal, FSB (Font Side Bus)

Es el bus que conecta la placa base con la CPU

Fernando Mollinedo Pgina 5 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

9 Bus posterior, BSB (Back Side Bus)

Bus que sirve de interfaz entre la cach de nivel 1, en el ncleo del procesador y la cach
de nivel 2

3. Estructura de la UCP

3.1. 8085
Hasta el momento hemos visto los componentes y las funciones, ahora vamos a ver
cmo se organizan y cmo se conectan stos. Vamos a analizar la estructura de una UCP real,
la del 8085:

8 El 8085 es un procesado de 8 bits fabricado por Intel, precursor de la familia x86, es decir,
del 8086, 80286, 80386, 80486, y pentium

8 La estructura de un procesador sencillo podra ser la siguiente

Del circuito de control salen una serie de seales que sirven para indicar a la ALU la
operacin a realizar, y habilitar el flujo de datos y direcciones entre los distintos elementos.
Algunos de estos son:

8 Registro contador del programa (CP), almacena la direccin de la siguiente

instruccin a ejecutar

8 Registro de direccin de memoria (RD), almacena las direcciones de memoria

sobre las que se va a leer o escribir

8 Registro de datos de memoria (RM), registro intermedio entre la memoria y el bus

de datos, almacena temporalmente los datos que se van a escribir o que se acaban
de leer

8 Memoria

Fernando Mollinedo Pgina 6 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

3.2. Estructuras avanzadas

Las arquitecturas actuales tratan de potenciar el paralelismo, es decir, la ejecucin de
varias instrucciones simultneamente, para ello utilizan los siguientes mecanismos

3.2.1. Segmentada
Consiste en dividir en el mayor nmero posibles de etapas el proceso de ejecucin de
una instruccin, de modo que mientras una instruccin se ejecuta en una fase, puede dar
comienzo otra

3.2.2. Super-segmentada
No incorpora nada nuevo solo que el nivel de segmentacin se lleva a ms
profundidad

3.2.3. Super-escalar
Dentro de la CPU hay varias unidades funcionales, es como varias CPU juntas, hay
slo una UC pero varias ALUs, registros, acumuladores por lo que se pueden ejecutar varias
instrucciones al mismo tiempo. Su estructura es la siguiente:

Esto implica una serie de problemas:

8 Dependencia de las instrucciones, es posible que para poder ejecutar una

instruccin necesites el resultado de otra, por lo que no pueden ejecutarse al mismo
tiempo, se debe detener una

8 Saltos, al poder ejecutar dos instrucciones al mismo tiempo, ests se van leyendo
de dos en dos, con lo que es posible que la primera indique un salto y la siguiente
ya no sea la segunda que ha ledo

Para minimizar estos problemas en la UCP se han incluido unidades que predicen en la
medida de lo posible los saltos

Como ejemplo podemos citar a la familia de los Pentium que poseen dos unidades
funcionales, es decir, pueden ejecutar dos instrucciones al mismo tiempo

Fernando Mollinedo Pgina 7 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

3.2.4. VLIW (Very Long Instrucction Word)

Procesadores superescalares, es decir, con varias unidades de ejecucin, que pueden
ejecutar varias instrucciones al mismo tiempo. A diferencia de los superescalares no se
preocupan de las dependencias entre las instrucciones, ni de los saltos. Suponen que es el
compilador el que ha detectado todas las dependencias, y los saltos, agrupando las
instrucciones en bloques que si pueden ejecutarse al mismo tiempo, con lo que la eficiencia
del procesador sube espectacularmente al no tener que preocuparse de nada ms que de
ejecutar los bloques de instrucciones paralelas.

Este sistema implica una mayor complicacin en los compiladores que ahora adems
de todas las funciones que realizan, deben agrupar las instrucciones en bloques que permitan
la ejecucin paralela. Nos podemos encontrar con el problema de que cada vez que aparezca
un nuevo modelo de procesador VLIW haya que rescribir los compiladores de modo que
puedan adaptarse a las cualidades de los nuevos procesadores

3.2.5. Vectoriales
Son procesadores normales a los que se les han aadido unos registros y unas operaciones
especiales que permiten el tratamiento automtico de los vectores, es decir, de matrices de
datos unidimensionales. De este modo se pueden realizar operaciones con matrices completas
en el tiempo que se tarda en ejecutar una sola instruccin. Tambin podemos vectorizar
bucles, lo que implica que se puedan realizar todas las iteraciones de un bucle de una sola vez.

Es adecuado precisar que de todas las estructuras vistas ninguna se implementa pura, en
un solo procesador, si no que normalmente se realizan fusiones de varias de ellas,
aprovechando las ventajas de algunas. El Pentium es superescalar y segmentado

4. Funcionamiento
Resulta ms fcil entender el funcionamiento de la CPU entendiendo la funciones de cada
una de las unidades que la componen y como interactan entre ellas. La primera funcin de un
ordenador es ejecutar programas.

Un programa es un conjunto de instrucciones que son almacenadas secuencialmente en

posiciones o direcciones sucesivas de memoria y que sern ejecutadas una tras otra

El funcionamiento del ordenador consistir en ir extrayendo sucesivamente instrucciones

de la memoria, interpretarlas, extraer de memoria los operandos implicados en la operacin,
enviarlos a la unidad que realiza las operaciones y hallar el resultado

4.1. Fases de ejecucin de una instruccin

Las instrucciones y sus operandos se guardan en posiciones sucesivas de la memoria
del ordenador, desde donde son transferidas una a una a la UCP, donde se decodifican y
ejecutan

Fernando Mollinedo Pgina 8 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

Fases de ejecucin:

) Carga (fech), el procesador genera las seales necesarias para cargar la siguiente
instruccin de la memoria del sistema. Desde all, la instruccin es transferida a una
localizacin dentro del procesador conocida como registro de instruccin (RI). El
contenido actual del contador de programa (CP) es la direccin 0100. Este valor es
colocado en el bus de direcciones, tras lo que se activa una seal de lectura en el bus de
control. La memoria recibe esta seal y encuentra el contenido de la direccin 0100, que
es la instruccin MOV AX, 0. Coloca la instruccin en el bus de datos, y el procesador
procede a copiarla desde aqu al registro de instruccin desde donde pasarn a ejecutarse

) Descodificacin (decode), la instruccin es decodificada por el procesador. El procesador

transfiere la instruccin del registro de instruccin (RI) a la unidad de decodificacin
(UD). Esta compara la instruccin leda buscando en una tabla interna y lee en la tabla las
microinstrucciones que es necesario ejecutar para realizar la instruccin

Fernando Mollinedo Pgina 9 de 10 lt. Revisin Febrero 2004

 Tema3 SIMM: Componentes, estructura y funcionamiento de la UCP

) Ejecucin de la operacin (execute), el procesador, si la instruccin as lo requiere,

obtendr los operandos necesarios para el trabajo de la instruccin

) Almacenamiento de los resultados, si es necesario se producir el almacenamiento del

resultado en la posicin indicada por la instruccin . Por ltimo se proceder al clculo de
la siguiente instruccin

) Peticiones de interrupcin, si el procesador est habilitado para atender interrupciones, al

finalizar el procesamiento de la instruccin actual y antes de cargar la siguiente
instruccin se salvar el estado del proceso actual y se atender a la interrupcin

5. Bibliografa
Zacker, Craig, Rourke, John: Pc Hardware, Manual de Referencia. Mc Graw Hill, 2001

Stalling, William: Organizacin y arquitectura de computadores. 4 Ed. Prentice Hall. 1997

De Miguel Anasagasti, Pedro: Fundamentos de los computadores, 6 Ed. Paraninfo, 1998

Hermida, Romn: Fundamentos de los comptadores. Sntesis. 1998

Fernando Mollinedo Pgina 10 de 10 lt. Revisin Febrero 2004