RELACION DE TRABAJOS 2014-2
GRUPO 1:
Disee un circuito usando VHDL que permita sumar/restar dos nmeros A y B (A=A3A2A1A0,
B=B3B2B1B0) de 4 bits cada uno. El circuito tendr una entrada X, de tal manera que cuando
X=0, el circuito sume y cuando X=1, el circuito reste. Considere que A>B. Sugerencia: usar
componentes para su implementacin.
S3S2S1S0
C0
Sumador de 4 bits
Circuito a disear
C4
A3A2A1A0 B3B2B1B0
GRUPO 2:
Disear un circuito para controlar el encendido y apagado de la lmpara de un jardn
domstico, la cual deber encender siempre que sea de noche, o la iluminacin ambiental sea
muy baja, a menos que se desee ahorrar energa.
El indicador de horario nocturno es una seal N controlada por un reloj (N=1 indica que es de
noche), el indicador de iluminacin ambiental es una seal L controlada por una fotocelda (L=1
indica que an hay luz ambiental) y el usuario utiliza un par de interruptores A y B para indicar
si desea ahorrar energa, de manera que si ambos estn desactivados no se ahorrar energa,
si slo A se activa bloquear el encendido debido a L, si slo B se activa bloquear el encendido
debido a N y, finalmente si ambos estn activos la luz del jardn no podr encenderse.
a) Tabla de verdad.
b) Implementar el circuito usando decodificadores 74LS138 (implemntelo en vhdl) y
compuertas NAND de dos entradas.
DEC 3x8
A
B
C
G1
G2A
G2B
74LS138
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
GRUPO 3:
Se tiene la siguiente faja que transporta dos tamaos de botella y un sistema que llena las
botellas, se solicita implementar un circuito que controle el movimiento de la faja (start/stop),
detecte el tamao de la botella y lo llene completamente, una vez lleno debe de cerrar dicha
vlvula y activar la faja para que ingrese otra botella. Se pide realizar la tabla de verdad,
obtener la funcin lgica de V1 y M e implementar el circuito utilizando VHDL.
Nota: Los sensores
S1(S11,S10) y S2(S21,S20)
son de 2 bits cada uno.
S2(S21,S20).
V1
Surtidor de lquido
Direccin de la faja
Vlvula del
surtidor:
0 = cerrado
1 = abierto
Detector de tamao del envase:
0 = envase pequeo
1 = envase grande
2 = no hay envase
S1
S2
G
M1
Detector de nivel de lquido en
el envase:
En envase
pequeo:
0 = vaco
1 = mitad
2 = lleno
En envase
grande:
0 = vaco
1 = mitad
2 = casi lleno
3 = lleno
Motor de la faja:
0 = apagado
1 = encendido
GRUPO 4:
Una bscula utiliza dos sensores. Estos sensores son idnticos y estn midiendo la misma
pieza, aunque su medida puede diferir. Las dos medidas se entregan a un sistema digital
codificadas cada una con 2 bits (A1A0 para el sensor 1 y B1B0 para el sensor 2).
Para visualizar la medida se dispone de dos displays de 7 segmentos. En uno de ellos se
visualizar la diferencia entre los sensores y en el otro la menor de las medidas en el caso de
que no coincidan las lecturas de los dos sensores.
Disear en VHDL, mediante bloques combinacionales estndares (multiplexores,
decodificadores, sumadores, comparadores) el esquema del circuito combinacional.
Justifique su respuesta.
Sensor 1
Sensor 2
A1 A0
B1 B0
Medida
Circuito Combinacional
Diferencia
GRUPO 5:
Disee en VHDL una unidad de control, como mquina de estado, para una mquina
dispensadora de caf operada con monedas. El vaso de caf cuesta 2.5 nuevos soles y la
mquina slo acepta monedas de 50 cntimos (medio sol) y 1 nuevo sol. Hay que regresar
cambio si se depositan ms de 2.5 nuevos soles. No se pueden depositar ms de 3 nuevos
soles en una sola compra; por tanto, el mximo cambio es una moneda de 50 cntimos.
Determine los estados, el diagrama de estados, la tabla de estados de transicin, las funciones
lgicas y el circuito.
GRUPO 6:
Disee usando VHDL, un contador que tenga una variable de entrada X, de tal manera que
cuando X = 0, el contador cuenta de la siguiente manera: 0,2,4,6,8,10,12,14,0,2,.. y cuando X =
1, el contador cuenta de la siguiente manera: 1,3,5,7,9,11,13,15,1,3,... y as sucesivamente.
GRUPO 7:
En un osciloscopio se observa el siguiente comportamiento de un circuito. Implemente el
circuito secuencial usando VHDL. OBS: A1 y A0, son los estados de los F/F. X es la entrada y Z
la salida.
CLK
X
A1
A0
Z
GRUPO 8:
Disear un circuito secuencial sncrono con una entrada X y una salida Z que reconozca la
secuencia de entrada 110011. Las secuencias pueden traslaparse, por ejemplo:
Si X = 10001100111001111001100111110011,
Z = 00000000010000100000100010000001.
GRUPO 9:
Disear un circuito secuencial sncrono de Mealy usando VHDL, que permita controlar el
funcionamiento de una mquina expendedora de gaseosas que funciona de la siguiente
manera: Cada gaseosa cuesta 2 soles. La mquina admite monedas de 50 cts, 1 y 2 soles. La
expendedora posee un circuito que reconoce la moneda y en funcin de su valor activa las
seales digitales X e Y durante un ciclo de reloj segn la tabla siguiente:
X
Y
Significado
0
0
No moneda
0
1
50 cts
1
0
1 sol
1
1
2 soles
La mquina de estados debe activar una salida G (gaseosa) cuando se insertan las monedas
suficientes. Adems la mquina activar las seales D5 y D1 para devolver una moneda de 50
cts y/o de 1 sol en caso de que se exceda el precio de la gaseosa. Supngase que no se agotan
las monedas para el cambio.
GRUPO 10:
Disee un circuito de control para la apertura y cierre de una puerta automtica. Se tienen tres
sensores S1: indica si la puerta est cerrada, S2: indica la mxima apertura de la puerta y S3:
indica la presencia de una persona. El circuito tiene dos salidas para manejar un motor segn
la siguiente tabla:
M1
M0
No se da
Abrir Puerta
Cerrar Puerta
Detenido
GRUPO 11:
El sistema de apertura de una caja fuerte est compuesto por dos teclas A y B, un circuito
secuencial a disear en VHDL. Cuando se pulsa la tecla A, se produce un nivel lgico 1 que
entra al circuito secuencial, mientras que cuando se pulsa la tecla B se produce un nivel lgico
0 de entrada al circuito a disear. Mientras no se pulse ninguna tecla no se genera ningn nivel
lgico de entrada al circuito secuencial.
A
CIRCUITO
SECUENCIAL
salida
Para abrir la caja fuerte, la combinacin secreta es: pulsar tres veces seguidas la tecla B, a
continuacin pulsar una dos veces la tecla A y finalmente pulsar dos veces la tecla B. Si se hace
de esta manera, el circuito secuencial dar una salida a nivel lgico 1. Si en cualquier momento
se introdujera un error al pulsar la secuencia secreta, en el siguiente ciclo de reloj todos los
biestables se pondrn a cero (el sistema pasara al estado inicial), y la secuencia debe volver a
introducirse desde el principio.