ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO FACULTAD DE INFORMTICA Y ELECTRNICA ESC.
DE INGENIERA ELECTRNICA EN TELECOMUNICACIONES Y REDES CTEDRA: SISTEMAS DIGITALES II NOMBRE: LENIN MEDINA TEMA: DIAGRAMAS ASM
SITEMAS DIGITALES II Diagramas ASM 04/12/2012
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
1. Introduccin
Las mquinas de estado algortmicas, tambin conocidas como diagramas ASM, fueron documentadas hace 40 aos por Clare, quien trabajaba en Electronics Research Laboratory de Hewlett Packard Labs. Desde entonces, los diagramas ASM se han aplicado con frecuencia para disear circuitos digitales que requieren la realizacin de tareas complejas. Muchos textos de electrnica digital que describen el diseo a nivel de registro (RTL) dedican una atencin especial a los diagramas ASM junto a otros mtodos, en particular las mquinas de estados finitas (FSM), los diagramas de estado y las tablas de estado. Sin embargo, despus de un anlisis ms detallado, nos encontramos con que estos recursos de diseo prcticamente slo se utilizan de forma marginal, y nicamente para definir las partes de control de los circuitos algortmicos. Realmente pocos autores emplean los diagramas ASM para desarrollar circuitos completos, excepto, que incrementan las posibilidades de estos diagramas con recursos ms propios de lenguajes de alto nivel, pero finalmente codifican el circuito empleando texto. Los diagramas ASM son una buena alternativa a los diagramas de estado porque, manteniendo su interfaz grfico e intuitivo, permiten definir de forma ms cmoda y consistente las transiciones entre estados y tambin las operaciones que se han de realizar durante y al final de cada estado. Sin embargo, muchos autores consideran que su interfaz grfico es poco prctico; posiblemente por ese motivo, en el diseo RTL se han impuesto los lenguajes de descripcin de circuitos (HDL), pues su edicin es en principio mucho ms fcil y cmoda. Las mquinas de estado algortmicas (ASM) son una herramienta de diseo digital que mejor algunas propiedades de los diagramas de estado, gracias a que describen con detalle no slo las transiciones entre estados, sino tambin las operaciones que se realizan en ellos. Esta investigacin muestra las caractersticas de los diagramas ASM.
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
2. Diagramas ASM
Los diagramas ASM son un conjunto de cajas enlazadas que describen las acciones que ha de realizar el circuito en cada ciclo de reloj. Se utiliza para representar los diagramas de circuitos integrados digitales. El diagrama de ASM es como un diagrama de estado, pero menos formal y por tanto ms fcil de entender. Un grfico de ASM es un mtodo para describir las operaciones por orden de un sistema digital. Un diagrama ASM se compone de una interconexin de los tres tipos de elementos bsicos: los estados, los controles condicin, y salidas condicionales. Un estado de ASM (figura 1), representada como un rectngulo, corresponde a un estado de un diagrama de estado regular o mquina de estados finitos. El nombre del estado se indica fuera de la caja en la esquina superior izquierda. El Moore tipo de productos se enumeran dentro de la caja.
Figura 1 Una condicin de verificacin de ASM (figura 2), indicado por un diamante con una entrada y dos salidas (de verdadero y falso), se utiliza para la transferencia condicional entre dos estados o entre un Estado y una salida condicional. El cuadro de decisin contiene la expresin condicin establecida para la prueba, la expresin contiene una o ms entradas de las FSM. Cuadro de decisin: Un diamante indica que la expresin condicin establecida es de pruebas, y la ruta de salida es a elegir en consecuencia. La expresin de condicin contiene una o ms entradas a las Mquinas de Estados.
Figura 2
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
Caja de salida condicional (figura 3): un valo indica las seales de salida que son de Mealy tipo. Estos resultados dependen no slo del estado sino tambin las aportaciones al FSM.
Figura 3 Adicionalmente se define un bloque ASM (figura 4), opcional, que incluye todas las operaciones, condicionales e incondicionales que han de ejecutarse de forma simultnea en cada ciclo de reloj. En diseos complejos resulta casi imprescindible el uso de los bloques ASM.
Figura 4
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
La figura 5 trata de ilustrar todas estas ideas mostrando el diagrama ASM de un circuito que multiplica dos nmeros enteros de 12 bits sin signo: para ello espera hasta recibir simultneamente los dos operandos a travs de dos entradas inA e inB validadas por una seal go, a continuacin ejecuta doce multiplicaciones parciales (que resultan ser sumas condicionales) y termina validando con una seal done el resultado mostrado en la salida outP. Este circuito es inicializado asncronamente con una seal reset, activa a nivel alto, y es sincronizado por una seal clk no mostrada en el diagrama.
Figura 4
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
3. BLOQUE EN MQINAS ASM
En las Mquinas de Estado Algortmicas existen dos grandes bloques: la unidad de control y la unidad de proceso, conocida tambin como el procesador de datos.
4. VENTAJAS Y DESVENTAJAS DE DIAGRAMAS ASM
Las ventajas de esta representacin sobre los diagramas de estado convencionales (FSM) son evidentes: no slo se muestra y especifica la evolucin entre estados (Idle y Loop, en este caso), sino que tambin se incluyen todas las operaciones que el circuito ha de realizar en cada estado y en cada transicin entre estados; adems, las condiciones se pueden crear de forma incremental, aunque luego sern implementadas a travs de funciones booleanas completas. En todo caso, pensamos que estos diagramas ASM tienen algunas desventajas: Emplean un mismo tipo de caja, las rectangulares, para dos funciones completamente distintas: por una parte indican que estamos ante un nuevo estado o ciclo de reloj, pero a la vez especifican qu operaciones se han de realizar durante ese periodo de forma incondicional. Esta propiedad permite desarrollar diagramas muy compactos, pero impone al diseador un orden a la hora de especificar las operaciones que resulta artificial e incluso molesto.
6
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
Precisamente por lo anterior, algunas veces es difcil diferenciar los lmites de cada estado. En esos casos se emplean cajas con lneas discontinuas que envuelven las operaciones de cada estado (lo que se conoce como bloques ASM) o incluso se emplean diferentes colores para las cajas de los diferentes estados. La propia existencia de los bloques ASM indica que estos diagramas no son realmente demasiado intuitivos, pues es necesario acudir a recursos adicionales para facilitar la interpretacin de los propios diagramas. Debido tambin al doble significado de las cajas rectangulares, las operaciones condicionales no pueden emplear el mismo tipo de caja que las incondicionales, pues indicaran una transicin entre estados que no se desea. Esta caracterstica de los diagramas ASM dificulta de forma significativa la labor de edicin por ordenador, pues durante el desarrollo de un circuito es frecuente la reordenacin de operaciones, que en este caso requiere tambin el cambio en la propia forma de las cajas. La nica alternativa posible parece ser reservar las cajas rectangulares para los estados y emplear las cajas ovaladas para describir todas las operaciones, tanto condicionales como incondicionales. Adems de todo lo anterior, y como se muestra claramente en la figura 4, el diseador ha de emplear con frecuencia anotaciones fuera de las cajas para indicar el nombre de los estados, el proceso de inicializacin del circuito, e incluso los enlaces entre partes distantes de un diagrama, que no tienen definida una forma estndar y simplemente se dejan como un texto que ha de ser interpretado por el diseador durante la codificacin manual del circuito. Por ltimo, pero especialmente importante, es la imposibilidad de especificar qu seales son internas y cules se corresponden con entradas o salidas, o tambin, cuntos bits emplea cada una de esas seales. Sin estas especificaciones es imposible generar automticamente un cdigo HDL que permita simular y sintetizar el circuito.
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
5. Ejemplo
Para dibujar el diagrama de flujo de estado de un circuito secuencial es importante hacer una lista preliminar que contenga la siguiente informacin. (Los valores se especifican entre parntesis para el caso del FF-SR). Nmero de Estados (2) Nmero de variables de estado (1) Nombres de las variables de Estado (Q), Entradas (S, R) y Salidas (Q) y tipo (Moore). Obsrvese que en el caso del FF-SR la nica salida corresponde a la nica variable de estado, por lo tanto es de tipo Moore. El nmero de estados indica directamente el nmero de bloques de estado, de manera que el diagrama queda como sigue
| CUARTO B
ESCUELA SUPERIOR POLITCNICA DE CHIMBORAZO
SITEMAS DIGITALES II Diagramas ASM
6. CONCLUSIONES
Por lo visto los diagramas ASM son fciles de aprender y es entendido sin dificultad .Tambin es empleado para el desarrollo de mdulos, para la supervisin de diseos y para la documentacin de resultados finales en proyectos. La introduccin de diagramas ASM es fcil y cmoda a travs de mltiples programas grficos. Los procesa si han sido modificados, y genera automticamente uno o varios ficheros VHDL o Verilog, segn el lenguaje empleado por los diagramas. De este modo es posible simular y sintetizar el circuito inmediatamente, sin introducir manualmente ninguna modificacin.
7. WEBGRAFA
[Link] [Link] [Link] [Link] [Link] [Link] [Link]
| CUARTO B