Universidad Autónoma de Nuevo León
Facultad de Ingeniería Mecánica y Eléctrica
Materia: Electrónica digital 1
Docente: Ing. Pablo Arturo Sustaita Riojas
PIA: Integración de Sistemas Digitales mediante Simulación en Proteus
Nombre: Ana Sofia Rodriguez Barrera
Matrícula: 2177939
Carrera: IMTC
Brigada: 014
Día y Hora: V2 L, M y V
Fecha de entrega: 31/05/2026
Ejercicios entregados: 29/35
Calificación:
Ciudad Universitaria, San Nicolás de los Garza, Nuevo León, México.
Página 1 | 36
Contenido
Introducción..............................................................................................................4
Objetivo general....................................................................................................... 4
Desarrollo de evidencias..........................................................................................4
Bloque 1. Visualización y selección de datos...........................................................4
1. Decodificador BCD a 7 segmentos...................................................................5
2. Verificación funcional de un multiplexor 2 a 1...................................................5
3. Verificación funcional de un multiplexor 4 a 1...................................................5
4. Implementación de un multiplexor 4 a 1 con compuertas.................................6
5. Verificación funcional de un demultiplexor 1 a 4 con circuito integrado............6
6. Implementación del demultiplexor 1 a 4 con compuertas.................................7
7. Sistema de riego de 8 zonas............................................................................7
Bloque 2. Codificadores y decodificadores..............................................................8
8. Codificador con prioridad de 8 entradas a 3 salidas aplicado a un sistema de
alarmas de una celda robotizada industrial..........................................................8
9. Decodificador 2 a 4 de acuerdo con expresiones booleanas...........................8
10. Decodificador 3 a 8 con circuito integrado 74LS138......................................9
11. Decodificador hexadecimal a 7 segmentos con PLD 22V10..........................9
Bloque 3. Circuitos aritméticos y comparadores....................................................10
12. Medio sumador con compuertas lógicas......................................................10
13. Sumador completo con compuertas lógicas.................................................10
14. Sumador binario de 4 bits con 74LS83.........................................................11
15. Comparador digital de 1 bit con compuertas lógicas....................................11
16. Comparador de magnitud de 4 bits con 74HC85..........................................12
17. Comparador de palabras de 8 bits con dos 74HC85....................................12
18. Medio restador con compuertas lógicas.......................................................12
19. Restador completo con compuertas lógicas.................................................13
20. Restador binario de 4 bits con 74LS83.........................................................13
Bloque 4. Latches y almacenamiento básico.........................................................14
21. Latch SR con compuertas NAND.................................................................14
22. Latch SR con compuertas NOR....................................................................14
Página 2 | 36
23. Circuito antirrebote con latch SR..................................................................15
24. Latch SR con entrada de habilitación...........................................................15
25. Latches SR con circuito integrado 74LS279.................................................16
26. Flip-flop JK con 74LS76................................................................................16
Bloque 5. Multivibradores y generación de señales...............................................17
27. Monoestable con compuertas NAND Schmitt Trigger..................................17
28. Monoestable con compuertas NOT Schmitt Trigger.....................................17
29. Multivibrador astable con compuerta Schmitt Trigger...................................18
30. Multivibrador biestable con compuertas NAND............................................18
31. NE555 como multivibrador astable...............................................................19
Bloque 6. Flip-flop D, registros y almacenamiento paralelo...................................19
32. Comprobación básica del flip-flop D con 74LS74.........................................19
33. Divisor de frecuencia con flip-flop D.............................................................20
34. Registro de 4 bits con flip-flops D.................................................................20
35. Latch transparente con 74LS373..................................................................21
Conclusión..............................................................................................................21
Bibliografía............................................................................................................. 22
Página 3 | 36
Introducción
En este documento se presenta la recopilación de las prácticas realizadas durante
el curso de Electrónica Digital 1. Las actividades integran ejercicios de lógica
combinacional, lógica secuencial, temporización, almacenamiento digital,
selección de señales, decodificación, comparación, suma, resta, registros y
conteo.
Cada simulación fue desarrollada en Proteus. El propósito del documento es
evidenciar el dominio progresivo de las herramientas utilizadas durante el
semestre, desde circuitos básicos con compuertas lógicas hasta sistemas digitales
formados por circuitos integrados de función específica.
A lo largo del curso se trabajaron circuitos como multiplexores, demultiplexores,
codificadores, decodificadores, sumadores, restadores, comparadores, latches,
flip-flops, multivibradores, registros y contadores. Cada uno de estos bloques
permite comprender cómo se procesa, almacena, selecciona o visualiza
información dentro de un sistema digital.
El documento reúne capturas de las simulaciones realizadas, una explicación
breve de su funcionamiento y la relación de cada circuito con la teoría vista en
clase. De esta manera, el PIA funciona como una evidencia integral del
aprendizaje alcanzado en el uso y análisis de circuitos digitales.
Objetivo general
Integrar en un solo documento las evidencias de simulación desarrolladas durante
el curso de Electrónica Digital 1, demostrando la comprensión de los principales
circuitos combinacionales y secuenciales mediante capturas, descripciones breves
y relación con la teoría vista en clase.
Desarrollo de evidencias
Las prácticas se organizan por bloques temáticos para mostrar de forma ordenada
el avance del curso y la relación entre los distintos circuitos trabajados.
Bloque 1. Visualización y selección de datos
En este bloque se incluyen circuitos utilizados para visualizar, seleccionar o dirigir
señales digitales. Estos ejercicios permitieron comprender cómo una señal de
entrada puede representarse en un display, cómo seleccionar una entrada entre
varias opciones y cómo distribuir una señal hacia diferentes salidas.
Página 4 | 36
Ejercicios incluidos:
1. Decodificador BCD a 7 segmentos.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Convierte una entrada BCD de 4 bits (0–9) en las señales necesarias para
encender los segmentos de un display de 7 segmentos y mostrar el número
correspondiente.
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se comprobó que cada combinación de entrada activaba las salidas
correspondientes según la tabla de verdad del circuito.
Página 5 | 36
2. Verificación funcional de un multiplexor 2 a 1.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Se implementa un circuito decodificador BCD a 7 segmentos utilizando el
integrado CD4511. Utiliza cuatro entradas binarias (A, B, C y D) y genera siete
señales de salida para controlar los segmentos del display. Durante la simulación
se observa que el display muestra correctamente el dígito correspondiente al
código BCD aplicado.
Resultado observado
El circuito funcionó correctamente. Se observó que la salida cambiaba entre las
dos entradas de datos según el estado de la línea de selección, coincidiendo con
la tabla de verdad.
Página 6 | 36
3. Verificación funcional de un multiplexor 4 a 1.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Permite seleccionar una de cuatro entradas utilizando dos líneas de selección y
enviarla a una sola salida.
Resultado observado
El circuito funcionó correctamente. La salida reflejó únicamente la entrada
seleccionada.
Página 7 | 36
4. Implementación de un multiplexor 4 a 1 con compuertas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Implementa la función de un multiplexor 4 a 1 utilizando únicamente compuertas
lógicas.
Resultado observado
El circuito funcionó correctamente. Se verificó el mismo comportamiento que un
multiplexor integrado.
Página 8 | 36
5. Verificación funcional de un demultiplexor 1 a 4 con circuito integrado.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Distribuye una entrada de datos hacia una de cuatro salidas según las líneas de
selección.
Resultado observado
El circuito funcionó correctamente. La señal apareció únicamente en la salida
seleccionada.
Página 9 | 36
6. Implementación del demultiplexor 1 a 4 con compuertas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Implementa un demultiplexor mediante compuertas lógicas para dirigir una señal a
una salida específica.
Resultado observado
El circuito funcionó correctamente. La entrada fue dirigida correctamente a la
salida seleccionada.
Página 10 | 36
7. Sistema de riego de 8 zonas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Controla ocho zonas de riego activando una sola salida a la vez mediante lógica
digital.
Resultado observado
El circuito funcionó correctamente. Se observó la activación individual de cada
zona.
Página 11 | 36
Bloque 2. Codificadores y decodificadores
En este bloque se recopilan ejercicios relacionados con la conversión de señales
entre líneas individuales, códigos binarios y salidas decodificadas. Estos circuitos
son fundamentales para interpretar señales, asignar prioridades y activar salidas
específicas a partir de combinaciones binarias.
Ejercicios incluidos:
8. Codificador con prioridad de 8 entradas a 3 salidas aplicado a un sistema de
alarmas de una celda robotizada industrial.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Convierte ocho entradas en un código binario de tres bits dando prioridad a la
entrada de mayor jerarquía.
Resultado observado
El circuito funcionó correctamente. La salida correspondió siempre a la entrada de
mayor prioridad.
Página 12 | 36
9. Decodificador 2 a 4 de acuerdo con expresiones booleanas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Convierte una entrada binaria de dos bits en cuatro salidas exclusivas.
Resultado observado
El circuito funcionó correctamente. Solo una salida permaneció activa para cada
combinación.
Página 13 | 36
10. Decodificador 3 a 8 con circuito integrado 74LS138.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Convierte tres bits de entrada en ocho salidas exclusivas.
Resultado observado
El circuito funcionó correctamente. Se activó una sola salida para cada
combinación binaria.
Página 14 | 36
11. Decodificador hexadecimal a 7 segmentos con PLD 22V10.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Convierte números hexadecimales en señales para un display de 7 segmentos.
Resultado observado
El circuito funcionó correctamente. Se visualizaron correctamente los caracteres
de 0 a F.
Página 15 | 36
Bloque 3. Circuitos aritméticos y comparadores
En este bloque se integran circuitos capaces de realizar operaciones aritméticas y
comparaciones binarias. Las simulaciones permitieron observar cómo se
implementan operaciones de suma, resta y comparación mediante compuertas
lógicas y circuitos integrados.
Ejercicios incluidos:
12. Medio sumador con compuertas lógicas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Realiza la suma de dos bits generando una salida de suma y una de acarreo.
Resultado observado
El circuito funcionó correctamente. Los resultados coincidieron con la tabla de
verdad.
Página 16 | 36
13. Sumador completo con compuertas lógicas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Realiza la suma de dos bits y un acarreo de entrada.
Resultado observado
El circuito funcionó correctamente. Generó correctamente la suma y el acarreo de
salida.
Página 17 | 36
14. Sumador binario de 4 bits con 74LS83.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
15. Comparador digital de 1 bit con compuertas lógicas.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
16. Comparador de magnitud de 4 bits con 74HC85.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Página 18 | 36
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
17. Comparador de palabras de 8 bits con dos 74HC85.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
18. Medio restador con compuertas lógicas.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Página 19 | 36
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
Página 20 | 36
19. Restador completo con compuertas lógicas.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Realiza la resta de dos bits considerando un préstamo de entrada.
Resultado observado
El circuito funcionó correctamente. Produjo la diferencia y el préstamo esperados.
Página 21 | 36
20. Restador binario de 4 bits con 74LS83.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
Bloque 4. Latches y almacenamiento básico
En este bloque se presentan circuitos de almacenamiento básico. Estos ejercicios
permitieron comprobar cómo un circuito puede conservar un estado lógico,
responder a señales de Set y Reset, eliminar rebotes de un botón y almacenar
información mediante latches o flip-flops.
Ejercicios incluidos:
21. Latch SR con compuertas NAND.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Página 22 | 36
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
22. Latch SR con compuertas NOR.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
23. Circuito antirrebote con latch SR.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
Página 23 | 36
24. Latch SR con entrada de habilitación.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Almacena un bit de información mediante entradas Set y Reset controladas por
una habilitación.
Resultado observado
El circuito funcionó correctamente. Conservó el estado almacenado según las
señales de control.
Página 24 | 36
25. Latches SR con circuito integrado 74LS279.
Captura del circuito en Proteus
Se inserta una captura clara del circuito armado. La imagen muestra los
componentes principales, entradas, salidas, indicadores y conexiones relevantes.
Explicación breve del funcionamiento
Se describe de forma breve qué hace el circuito, qué entradas utiliza, qué salidas
genera y qué comportamiento se observa durante la simulación.
Relación con la teoría vista en clase
Se explica qué concepto técnico se comprueba con el circuito y cómo la
simulación se relaciona con el tema estudiado.
Resultado observado
Se menciona el comportamiento obtenido en la simulación, indicando si el circuito
funcionó correctamente y qué evidencia se observó.
Página 25 | 36
26. Flip-flop JK con 74LS76.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Implementación práctica de un Flip-Flop JK usando el integrado 74LS76.
Resultado observado
El circuito funcionó correctamente. Las salidas cambiaron de acuerdo con los
pulsos de reloj.
Página 26 | 36
Bloque 5. Multivibradores y generación de señales
En este bloque se recopilan circuitos relacionados con la generación de pulsos,
retardos y señales periódicas. Estos ejercicios permitieron observar la diferencia
entre circuitos monoestables, astables y biestables, así como el uso del NE555
como generador de reloj.
Ejercicios incluidos:
27. Monoestable con compuertas NAND Schmitt Trigger.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Genera un único pulso de duración fija cuando recibe una señal de disparo.
Resultado observado
El circuito funcionó correctamente. Se obtuvo un solo pulso por cada activación.
Página 27 | 36
28. Monoestable con compuertas NOT Schmitt Trigger.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Produce pulsos temporizados utilizando inversores Schmitt Trigger.
Resultado observado
El circuito funcionó correctamente. Los pulsos generados tuvieron la duración
esperada.
Página 28 | 36
29. Multivibrador astable con compuerta Schmitt Trigger.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Genera una señal cuadrada continua sin necesidad de una entrada de disparo.
Resultado observado
El circuito funcionó correctamente. Se observó una oscilación periódica estable.
Página 29 | 36
30. Multivibrador biestable con compuertas NAND.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Circuito de memoria con dos estados estables construido con compuertas NAND.
Resultado observado
El circuito funcionó correctamente. La salida mantuvo su estado hasta recibir una
nueva orden.
Página 30 | 36
31. NE555 como multivibrador astable.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Utiliza el temporizador 555 para generar una señal periódica continua.
Resultado observado
El circuito funcionó correctamente. Se observó una onda cuadrada continua en la
salida.
Página 31 | 36
Bloque 6. Flip-flop D, registros y almacenamiento paralelo
En este bloque se integran ejercicios relacionados con el flip-flop D y el
almacenamiento controlado por reloj o habilitación. Estas prácticas permitieron
comprobar la captura de datos en un flanco de reloj, la división de frecuencia, el
almacenamiento paralelo de varios bits y el funcionamiento del latch transparente.
Ejercicios incluidos:
32. Comprobación básica del flip-flop D con 74LS74.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Almacena el dato presente en la entrada D cuando ocurre un pulso de reloj.
Resultado observado
El circuito funcionó correctamente. La salida reprodujo el valor almacenado en
cada flanco de reloj.
Página 32 | 36
33. Divisor de frecuencia con flip-flop D.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Reduce la frecuencia de una señal de reloj utilizando un Flip-Flop D.
Resultado observado
El circuito funcionó correctamente. La frecuencia de salida fue la mitad de la
frecuencia de entrada.
Página 33 | 36
34. Registro de 4 bits con flip-flops D.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Almacena y desplaza información binaria de cuatro bits mediante Flip-Flops D.
Resultado observado
El circuito funcionó correctamente. Los datos se almacenaron y desplazaron
adecuadamente entre etapas.
Página 34 | 36
35. Latch transparente con 74LS373.
Captura del circuito en Proteus
Explicación breve del funcionamiento
Permite almacenar datos digitales mientras la señal de habilitación controla el
acceso a la información.
Resultado observado:
El circuito funcionó correctamente. Las salidas siguieron las entradas cuando el
latch estaba habilitado y conservaron el dato al deshabilitarse.
Página 35 | 36
Conclusión
El presente Producto Integrador de Aprendizaje permitió consolidar los
conocimientos adquiridos durante el curso de Electrónica Digital I mediante el
análisis y simulación de diversos circuitos digitales en el entorno Proteus. A través
de las prácticas realizadas se comprobó el funcionamiento de circuitos
combinacionales y secuenciales, fortaleciendo la comprensión de los principios
fundamentales que rigen los sistemas digitales. Durante el desarrollo de las
actividades se analizaron dispositivos y configuraciones tales como multiplexores,
demultiplexores, codificadores, decodificadores, sumadores, restadores,
comparadores, latches, flip-flops, registros, temporizadores y multivibradores. La
simulación de estos circuitos permitió verificar sus tablas de verdad, identificar las
condiciones de operación de cada componente y comprender la interacción entre
señales de entrada, salida y control.
Asimismo, se desarrollaron habilidades para el diseño, interpretación y validación
de circuitos digitales, relacionando los conceptos teóricos con aplicaciones
prácticas. El uso de herramientas de simulación facilitó la detección de errores, el
análisis del comportamiento lógico y la optimización de los diseños antes de una
posible implementación física.
Bibliografía
1. Sustaita Riojas, P. A. (2026). Material didáctico de Electrónica Digital 1
[Documento PDF]. Facultad de Ingeniería Mecánica y Eléctrica, Universidad
Autónoma de Nuevo León
Página 36 | 36