UNIVERSIDAD POLITÉCNICA
DEL CENTRO
Proyecto: Dado doble
digital
Matriculas - Nombres de los Alumnos
005259 - Maria Teresa Perez Landero
005272-Erendira Jatziri Rodríguez Gaspar
005342-Maria Ishabetel Baeza Montejo
Asignatura
Sistemas Digitales
Profesor
Andrés Gerardo Barahona Bautista
Cuatrimestre: 5
Grupo: M3
e-mail: plandero87@[Link]
16 de abril de 2026
Resumen
Este documento expone detalladamente el proceso de diseño, simulación y
ensamblaje de un sistema digital complejo enfocado en el contenido y la suma
binaria. El proyecto se divide en tres fases críticas que garantizan el éxito de la
implementación: el análisis circuito, la validación en entornos virtuales y la
construcción del prototipo físico. En la fase inicial, se describe la configuración de
los osciladores NE555, los cuales proveen la señal de reloj necesaria para
sincronizar los contadores 74LS90. Estos últimos transforman los pulsos eléctricos
en estados lógicos BCD (Binary Coded Decimal), que sirven de entrada para los
bloques aritméticos 74LS283, permitiendo así la realización de operaciones de
suma que son posteriormente visualizadas en una interfaz de salida compuesta
por decodificadores 74LS47 y displays de siete segmentos.
Asimismo, se otorga una importancia significativa a la robustez del dispositivo
mediante el diseño de una carcasa a medida utilizando la herramienta Tinkercad.
Se detallan las especificaciones dimensionales (20 cm x 20 cm x 4,5 cm) y las
consideraciones ergonómicas necesarias para el acceso a los controles de
usuario, como los interruptores de modo y las pantallas de visualización. Los
resultados obtenidos demuestran una alta concordancia entre el comportamiento
simulado en el software Proteus y el desempeño real del hardware, validando la
eficacia del diseño lógico y la adecuada gestión del espacio físico para la
integración de los componentes electrónicos.
Introducción
El campo de la electrónica digital se fundamenta en la capacidad de procesar
señales binarias para ejecutar tareas lógicas, aritméticas y de control de manera
precisa y repetible. El presente proyecto surge de la necesidad de integrar
diversos sistemas fundamentales de la ingeniería electrónica, temporización,
conteo secuencial y procesamiento aritmético en un solo prototipo funcional y
protegido intensamente. El diseño no solo busca la ejecución técnica de las
funciones lógicas, sino también la comprensión profunda de la interacción entre
los diferentes circuitos integrados que conforman la arquitectura del sistema.
Para la realización de esta práctica, se ha estructurado un desarrollo que parte de
la generación de pulsos mediante el circuito integrado NE555, cuya estabilidad es
crítica para el correcto desempeño de los contadores de décadas 74LS90.
Posteriormente, la información es procesada por unidades de suma binaria
74LS283, lo que permite observar la transición de la lógica combinacional a la
representación numérica decimal mediante decodificadores y displays de siete
segmentos. Finalmente, se diseña una carcasa personalizada que asegura la
portabilidad y la integridad mecánica de los componentes, cerrando el ciclo de
desarrollo desde la simulación teórica hasta la implementación física terminada.
Contenido
Resumen............................................................................................................. 2
Introducción......................................................................................................... 3
Marco teórico....................................................................................................... 6
Objetivo general................................................................................................. 14
Específicos..................................................................................................... 14
Desarrollo del diseño CAD.................................................................................. 15
Circuitos electrónicos utilizados e importancia en su implementación..................16
Evidencias de construcción................................................................................ 18
Resultados......................................................................................................... 20
Conclusión......................................................................................................... 21
Referencias........................................................................................................ 22
Índice de figuras
Ilustración 1.-Pines del NE556.................................................................................6
Ilustración 2.-Pines del 74LS90................................................................................9
Ilustración 3.-Pines del 74LS47..............................................................................10
Ilustración 4.- Pines 74LS83.................................................................................. 11
Ilustración 5.- PIN 74LS32..................................................................................... 11
Ilustración 6.- Pines del 74LS08.............................................................................12
Ilustración 7.- Segmentos del display.....................................................................13
Ilustración 8.-Diagrama del display ánodo común..................................................13
Ilustración 9.-Carcasa............................................................................................ 15
Ilustración 10.-Tapa de la carcasa.........................................................................16
Ilustración 11.-Diagrama del proyecto....................................................................17
Ilustración 12.-Conexiones realizadas en protoboard............................................18
Ilustración 13.- Conexiones realizadas...................................................................18
Ilustración 14.- Conexiones....................................................................................18
Ilustración 15.- Conexiones realizadas en la placa................................................18
Ilustración 17.-Elaboración de la carcasa...............................................................19
Ilustración 16.- Conexiones finales.........................................................................19
Marco teórico
NE556
NE556 es un dispositivo monolítico de alta velocidad o un temporizador fabricado
por Fairchild para generar retrasos u oscilaciones. Se basa en el diseño del
temporizador 555 con dos versiones de ejecución separadas para osciladores y
generadores de pulso. Requiere solo dos componentes externos para operar en
modo inestable o monoestable. Como circuito bipolar, tiene una alta capacidad de
accionamiento de salida de corriente de salida de 200 mA y un rango de
frecuencia de operación de hasta 0.1Hz a 500 kHz.
Características
La salida de NE556 puede proporcionar una corriente relativamente alta.
Su estado de trabajo admite modos meso-estables y monoestables.
Está disponible en paquetes SOIC, PDIP y VSSOP de 14 pines.
Tiene un bajo tiempo libre.
Permite a los usuarios ajustar la frecuencia del temporizador y el ciclo de
trabajo a través de componentes externos (como resistencias y
condensadores) para adaptarse a diferentes requisitos de aplicación.
Puede operar normalmente en una amplia gama de temperaturas.
Configuración de PIN
Ilustración 1.-Pines del
NE556
Pin 1 y 13 (descarga): es la salida del colector abierto que descarga el
condensador (en fase con la salida) durante el intervalo. Cambia la salida
de alta a baja cuando el voltaje alcanza 2/3 del voltaje de suministro.
Pin 2 y 12 (umbral): comparamos el voltaje aplicado al terminal con el
voltaje de referencia de 2/3 VCC. El voltaje de amplitud 6 I aplicado a este
terminal es responsable del estado establecido del flip-flop.
Pin 3 y 11 (voltaje de control): determina el ancho de pulso de la forma de
onda del voltaje de salida I. También se puede utilizar un voltaje externo
aplicado a este pin para modular la forma de onda de salida.
Pin 4 y 10 (reinicio): se usa un pulso negativo aplicado a este pin para
deshabilitar o restablecer el temporizador. Cuando no se usa para el reinicio
4 I Propósito, debemos conectarlo a VCC para evitar un disparo falso.
Pin 5 y 9 (fuera): este pin generalmente está conectado a la carga, ya que
es el único pin con una forma de onda de unidad de salida.
Pin 6 y 8 (disparador): es responsable de la transición del disparador de
SET a [Link] salida del temporizador depende de la amplitud del pulso
de disparo externo aplicado a este pin.
Pin 7 (tierra): el voltaje de referencia de tierra es 0V.
Pin 14 (VCC): voltaje de suministro (typ = 5V, max = 18V).
El uso de NE556 para generar retraso apropiado puede filtrar el jitter en la señal
del interruptor de entrada en el panel del amplificador de alimentación para
obtener una señal de control estable. Puede generar fácilmente señales de
modulación de ancho de pulso PWM.
Es un circuito integrado biestable, que consiste en un flip-flop biestable y un
circuito regulador. Un flip-flop biestable consta de dos transistores NPN y un
transistor PNP. Cuando el voltaje de la señal de entrada excede un cierto umbral,
se activa el flip-flop, lo que hace que cambie el voltaje de la señal de salida. El
circuito regulador incluye una resistencia ajustable y una resistencia fija. Cuando
cambia la resistencia de la resistencia ajustable, el umbral de la señal de entrada
se ajustará en consecuencia, cambiando así el voltaje de activación del flip-flop.
74LS90
El 74LS90 es un circuito integrado tipo contador de décadas BCD (Binary-Coded
Decimal), diseñado para contar pulsos eléctricos y representarlos en un formato
binario del 0 al 9. Se basa en tecnología TTL (Transistor-Transistor Logic) y tiene
encapsulado DIP-14 con 14 pines que incluyen entradas de reloj (Clock A y Clock
B), entradas de reset (R0(1) y R0(2)), y salidas binarias (Q0, Q1, Q2 y Q3).
Internamente, el 74LS90 combina un contador mod-2 y un contador mod-5 para
lograr su funcionalidad mod-10, lo que permite aplicaciones como divisores de
frecuencia, generación de señales temporales y sistemas de conteo en
dispositivos como relojes digitales, frecuencímetros o sistemas de control
industrial. Es eficiente, rápido y compatible con otros circuitos TTL, lo que lo
convierte en una herramienta esencial en diseños digitales.
El 74LS90 funciona combinando dos contadores internos: un contador Mod-2 y
un contador Mod-5 qué juntos generan un conteo de 0 a 9 en binario
(decodificación BCD). A continuación, se detalla su operación:
1. Entradas de reloj (Clock A y Clock B):
Clock A (Pin 14): Controla el contador Mod-2. Cada pulso en esta
entrada alterna el estado de la salida Q0 entre 0 y 1, dividiendo la
frecuencia de la señal de entrada a la mitad.
Clock B (Pin 1): Controla el contador Mod-5 y se activa con el pulso
de la salida Q0.
2. Salidas (Q0, Q1, Q2, Q3):
Estas representan el conteo en binario y corresponden a las
potencias de 2 (Q0 = 202^0, Q1 = 212^1, Q2 = 222^2, Q3 = 232^3).
A medida que los pulsos avanzan, las salidas cambian de estado
para representar números del 0 al 9 en binario.
3. Entradas de Reset (R0(1), R0(2), R9(1), R9(2)):
R0(1) y R0(2) (Pines 2 y 3): Reinician el contador a 0 (todas las
salidas en bajo). Se activan al recibir una señal ALTA
simultáneamente.
R9(1) y R9(2) (Pines 6 y 7): Permiten establecer el límite del conteo.
Al recibir una señal ALTA simultánea, el contador se ajusta al valor
predefinido.
4. Ciclo de conteo:
Cuando el contador recibe pulsos en Clock A, Q0 cambia entre 0 y 1.
Cada vez que Q0 completa un ciclo, envía un pulso a Clock B, que
hace avanzar el contador Mod-5. Al completar diez pulsos, las
salidas vuelven a 0000, y el ciclo se reinicia.
Ilustración 2.-Pines del
74LS90
74LS47
Es un dispositivo que “decodifica” un código de entrada en otro. Es decir,
transforma una combinación de unos y cero, en otra. Esto quiere decir que
transforma el código binario en el código de 7 segmentos. El decodificador recibe
en su entrada el número que será visualizado en el display. Para un valor de
entrada, cada salida toma un estado determinado (activada o desactivada).
La entrada consiste en 4 patas o pines donde el decodificador recibe los números
binarios.
Una característica de sus circuitos es que pueden incorporar control de puesta a 0
de flanco. Tanto positivo como negativo automático. Pueden aplicarse para la
selección de diferentes puertos y lograr la comunicación de la computadora con
varios dispositivos externos.
Funcionamiento:
Entradas: 4 pines de entrada para ingresar el dígito a mostrar en binario.
Salidas: 7 pines de salida, uno para cada segmento.
Control: 3 pines de control.
Alimentación: 2 pines para alimentación.
Ilustración 3.-Pines del
74LS47
74LS83
Sumador binario de 4-Bit donde las sumas (Σ) se proporcionan para cada bit y el
acarreo resultante (C4) se obtiene a partir del cuarto bit. Estos agregadores
cuentan con una mirada interna completa a través de los cuatro Bits cuenta con
una implementación de ripple-carry. La lógica del sumador, incluido el carry, se
implementa en su forma verdadera, lo que significa que el logrado sin necesidad
de inversión lógica o de nivel.
Ilustración 4.- Pines
74LS83
74LS32
Todas sus entradas están en 0 (cero) o en BAJA, su salida está en 0 o en BAJA,
mientras que cuando al menos una o ambas entradas están en 1 o en ALTA, su
SALIDA va a estar en 1 o en ALTA. En otro sentido, la función de la compuerta OR
efectivamente encuentra el máximo entre dos dígitos binarios, así como la función
AND encuentra el mínimo. Se puede ver claramente que la salida X solamente es
“0” (0 lógico, nivel bajo) cuando la entrada A como la entrada B están en “0”. En
otras palabras, la salida X es igual a 0 cuando la entrada A y la entrada B son 0.
Este dispositivo realiza la función booleana Y = A + B o Y = (A \ • B \) \ en lógica
positiva.
Ilustración 5.- PIN
74LS32
74LS08
Circuito integrado TTL 74LS08 que consta de cuatro compuertas AND de dos
entradas independientes. Su función es realizar una multiplicación de las
entradas, siguiendo los principios básicos de una multiplicación ordinaria de
números binarios.
El 74LS08 es un circuito integrado de compuerta AND de cuatro entradas. Una
compuerta AND tiene una o más entradas y una salida. Si todas las entradas son
1, entonces la salida será 1. Si alguna de las entradas es 0, entonces la salida
será 0. La 74LS08 es una compuerta AND de cuatro entradas, lo que significa que
tiene cuatro entradas y una salida. Se utiliza para realizar la operación lógica AND
en un circuito digital.
El 74LS08 tendrá una salida ALTA, únicamente cuando los valores de ambas
entradas sean ALTOS. Si alguna de estas entradas no es ALTAS, entonces tendrá
un valor de salida BAJA (0). Indica que es necesario que en todas sus entradas se
tenga un estado binario 1 para que la salida otorgue un 1 binario. En caso
contrario de que falte alguna de sus entradas con este estado o no tenga si quiera
una accionada, la salida no podrá cambiar de estado y permanecerá en 0.
Ilustración 6.- Pines del
74LS08
Displays de Ánodo común
El display de 7 segmentos tiene una estructura casi estándar en cuanto al nombre
de los segmentos. Para dicho elemento, se cuenta con 7 leds, uno para cada
segmento. Para cada segmento, se le asigna una letra desde la a hasta la g. El
display tiene por nombre a cada uno de los siguientes segmentos, es decir, el
símbolo del display 7 segmentos es:
Ilustración 7.- Segmentos del
display
El display ánodo común es aquel cuyos ánodos están conectados al mismo punto.
Este tipo de display es controlado por ceros, es decir que el microcontrolador o
MCU, FPGA o microprocesador, le asigna a cada segmento unos cero lógicos
(también llamada tierra digital). El esquema o diagrama del display de 7
segmentos en ánodo común es:
Ilustración 8.-Diagrama del display ánodo
común
Objetivo general
El objetivo de este proyecto es diseñar un circuito que simule dos dados
electrónicos, generando dos números aleatorios entre 1 y 6, mostrándose en dos
display de 7 segmentos.
Específicos
Diseñar y configurar una etapa de oscilación mediante temporizadores
NE555 para garantizar la sincronización precisa de los pulsos de reloj del
sistema.
Implementar la lógica de recuento binario a través de circuitos integrados
74LS90, permitiendo la transición secuencial de estados lógicos en formato
BCD.
Integrar unidades aritméticas basadas en el sumador completo 74LS283
para procesar y ejecutar operaciones de suma entre los datos generados
por los contadores.
Desarrollar una interfaz de salida visual utilizando decodificadores 74LS47 y
displays de siete segmentos para la interpretación decimal de los resultados
binarios.
Desarrollo del diseño CAD
El desarrollo del chasis o carcasa se llevó a cabo mediante la plataforma de
modelado paramétrico Tinkercad, priorizando la precisión dimensional y la
optimización del espacio interno. Las especificaciones técnicas del diseño
comprenden una base cuadrangular de 20 cm x 20 cm, con una profundidad o
ancho de 4,5 cm. Estas dimensiones no fueron seleccionadas de manera
arbitraria; responden a un análisis de distribución espacial diseñado para
garantizar el alojamiento eficiente de los módulos electrónicos y el cableado
interno, evitando interferencias electromagnéticas o tensiones mecánicas
innecesarias.
La estructura consta de un cuerpo principal y una cubierta superior o tapa, cuya
función es proporcionar un sellado hermético al sistema. En dicha tapa, se
proyectaron y ejecutaron mecanizados específicos (orificios de montaje)
destinados a la interfaz de usuario. Estos cortes permiten el ajuste preciso de los
componentes sobresalientes, tales como las unidades de visualización (displays) y
el conmutador de palanca (switch), este último encargado de gestionar la
alternancia entre los distintos modos de operación del dispositivo. El diseño final
asegura que los elementos de control sean accesibles y funcionales, manteniendo
la integridad estética y protectora del conjunto.
Ilustración 9.-
Carcasa
Ilustración 10.-Tapa de la
carcasa
Circuitos electrónicos utilizados e importancia en su
implementación
A continuación, se mencionarán los componentes eléctricos utilizados, de igual
forma mencionando la importancia de cada uno de ellos en este proyecto:
El temporizador, este actúa como el corazón o el reloj de sistema. Genera pulsos
de onda cuadrada necesarios para que los contadores avancen.
Contador de décadas 74LS90 (U1, U8), estos integrados son contadores BCD
(decimal codificado en binario). Este recibe los pulsos de los temporizadores y los
transforman en un código binario de 4 bits (de 0 a 9). Son fundamentales para
procesar la información numérica que eventualmente veremos en las pantallas.
Sin estos no habría una secuencia lógica de incremento.
Decodificadores BCD a 7 segmentos 74ls47 (U4, U9, U17, U18), estos conectan la
lógica binaria con la interfaz visual. Su función es traducir el código binario
proveniente de los contadores o sumadores a un formato que la pantalla de 7
segmentos pueda interpretar. Sin el 74LS47, el display no encendería los
segmentos correctos para formar los números humanos.
Sumadores Completos de 4 Bits 74LS283 (U11, U12), permiten realizar
operaciones aritméticas entre dos números binarios. En esta simulación, su
presencia sugiere que el sistema no solo cuenta, sino que realiza cálculos (como
sumas de resultados o ajustes de compensación) antes de mostrar el valor final en
los displays de la derecha.
Compuertas Lógicas, (U5 (AND)}, U22 (OR) y U13 (OR)), estas puertas ejecutan
la "lógica de control". Determinan las condiciones bajo las cuales el circuito debe
restablecerse, detenerse o cambiar de modo. Por ejemplo, la compuerta AND
suele usarse para detectar cuando un contador llega a 9 y enviarlo de vuelta a 0.
Displays de 7 Segmentos estos son la interfaz de salida final. Permiten al usuario
observar el estado actual del conteo o el resultado de la operación aritmética de
manera legible.
Interruptores (DIPSW_2) el Switch como se mencionó anteriormente sirve para
que el usuario interactúe con el sistema, permitiendo cambiar el modo de
operación, por ejemplo, entre conteo manual y automático, o entre diferentes
funciones de suma.
Ilustración 11.-Diagrama del
proyecto
Evidencias de construcción
En el presente apartado se presentan las evidencias gráficas correspondientes a
la fase de implementación física del sistema. En primer lugar, se detalla el proceso
de interconexión de la red del circuito, donde se realizaron los empalmes y el
cableado de los módulos lógicos siguiendo estrictamente el esquema de diseño
anterior. Este registro permite validar la integridad de las conexiones y la
disposición de los componentes.
Paralelamente, se incluye la documentación referente a la fabricación de la
carcasa. Se ilustra el proceso de transición desde el modelo digital, desarrollado
en tinkercad. Este elemento cumple la función crítica de actuar como soporte
mecánico y protector de blindaje para la electrónica interna, garantizando
seguridad del prototipo funcional.
Ilustración 12.- Conexiones realizadas en la Ilustración 13.-
placa Conexiones
Ilustración 14.- Conexiones
realizadas
Ilustración 15.-Conexiones realizadas en
protoboard
Ilustración 16.- Conexiones
finales
Ilustración 17.-Elaboración de la
carcasa
Resultados
Tras la conclusión de las fases de diseño, simulación e implementación física, se
procedió a evaluar los resultados obtenidos de nuestro proyecto. Los resultados
obtenidos demuestran un alto cumplimiento respecto a los parámetros teóricos
establecidos.
Se validó que la etapa de oscilación con temporizadores NE555 opera con una
estabilidad óptima. La configuración de los componentes pasivos (resistencias y
condensadores) permitió obtener una frecuencia de pulsos constante, lo que
garantizó una sincronización precisa en todo el bus de datos. Por lo tanto, el
objetivo de asegurar una señal de reloj confiable se considera plenamente
cumplido.
La implementación de los circuitos 74LS90 permitió transformar los pulsos de reloj
en secuencias numéricas binarias sin errores de desbordamiento prematuro. Se
observará una transición fluida entre los estados lógicos en formato BCD,
respondiendo correctamente a los ciclos de conteo programados. Este resultado
confirma que se cumplió la lógica de recuento secuencial.
Uno de los puntos críticos del proyecto fue la integración de los sumadores
74LS283. Durante las pruebas, el sistema procesó exitosamente la información
proveniente de los contadores, ejecutando operaciones aritméticas en tiempo real.
La gestión de los acarreos binarios fue precisa, lo que permitió que el resultado de
las sumas fuera coherente con las entradas lógicas, dando por alcanzado el
objetivo de integración aritmética.
Finalmente, la etapa de salida demostró una conversión eficiente de los datos
procesados. Los decodificadores 74LS47 interpretaron correctamente los niveles
lógicos BCD, activando los segmentos correspondientes en las pantallas de siete
segmentos. La lectura decimal resultante fue clara y libre de parpadeos o
segmentos erróneos.
Conclusión
Erendira Jatziri Rodríguez Gaspar
La utilización del software Proteus como etapa previa a la implementación física
resultó ser una herramienta estratégica de aprendizaje. Esta metodología permitió
realizar un diagnóstico preventivo y corregir errores en la red de conexiones antes
de la manipulación de hardware real. La importancia de esta fase radica en la
optimización de recursos y tiempo; el aprendizaje más significativo fue la
capacidad de traducir diagramas esquemáticos complejos a un sistema físico
operativo, fortaleciendo el pensamiento lógico-analítico necesario para la
resolución de problemas en sistemas digitales complejos.
María Teresa Perez Landero
Más allá del funcionamiento eléctrico, el desarrollo de la carcasa en Tinkercad
resalta una faceta crucial de la ingeniería: el paso del prototipo de laboratorio al
producto terminado. Este proceso permitió comprender que un diseño electrónico
no está completo sin una interfaz física ergonómica y segura. El aprendizaje
obtenido resalta la importancia de considerar factores como la distribución
espacial de los componentes y la accesibilidad de los controles del switch y
displays, garantizando seguridad a nuestro circuito.
María Ishabetel Baeza Montejo
La importancia primordial de este proyecto radica en la integración exitosa de
diversas etapas de la electrónica digital en un solo sistema funcional. Se ha
demostrado que la correcta sincronización entre la generación de pulsos y la
lógica de conteo es la base indispensable para cualquier proceso de cálculo
posterior. El aprendizaje clave en este punto fue la gestión de los tiempos de
respuesta y los estados lógicos, comprendiendo que la precisión en la etapa inicial
de oscilación determina la confiabilidad de los resultados aritméticos presentados
finalmente por el sumador.
Referencias
Ariat Tech. (sf). Cómo funciona el circuito integrado temporizador NE556:
características, configuración de pines y aplicaciones prácticas. Recuperado el
15 de abril de 2026, de[Link]
works-features,pin-configuration,[Link]
uElectrónica. (sf). 74LS90 Contador de Décadas SN74LS90N . Recuperado el 15
de abril de 2026, de [Link]
decadas-sn74ls90n/
uElectrónica. (sf). 74LS47 Descodificador TTL SN74LS47N . Recuperado el 15
de abril de 2026, de [Link]
sn74ls47n/
MV Electrónica. (sf). 74LS83 7483 Sumador Binario 4 Bits . Recuperado el 15 de
abril de 2026, de[Link]
binario-4-bits
uElectrónica. (sf). 74LS32 Compuerta OR SN74LS32N . Recuperado el 15 de
abril de 2026, de [Link]
sn74ls32n/
Carrod. (sf). CI TTL Compuerta E 74LS08 . Recuperado el 15 de abril de 2026,
de [Link]
Tienda HetPRO. (sf). Mostrar 7 Segmentos Ánodo y Cátodo Común .
Recuperado el 15 de abril de 2026, de
[Link]
comun/