REPÚBLICA BOLIVARIANA DE VENEZUELA
MINISTERIO DEL PODER POPULAR PARA LA DEFENSA
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA DE LA
FUERZA ARMADA NACIONAL BOLIVARIANA
NÚCLEO SUCRE - EXTENSIÓN CARÚPANO
CARRERA: INGENIERÍA DE SISTEMAS
ASIGNATURA: CIRCUITOS LOGICOS
SECCIÓN: 05S – 2619 - D1
LOGICA DIGITAL
Facilitador: Bachiller:
Profesor: Jorge Reyes José Olivier
C.I. 31.273.547
Carúpano, 2025
Compuerta NOT
La compuerta lógica NOT o inversora es una de las más fundamentales en la lógica digital, ya
que devuelve el valor opuesto al de su entrada. En esta práctica, se simuló una compuerta NOT
utilizando un transistor NPN, dos resistencias de 1kΩ y una fuente de +5V. El funcionamiento
del circuito se basa en que, cuando la entrada A está en nivel bajo (LOW o L), el transistor
permanece apagado, y la salida -A se mantiene en nivel alto (High o H) debido a la resistencia
conectada al voltaje. En cambio, si la entrada A está en nivel alto (H), el transistor conduce y la
salida se conecta a tierra, resultando en un nivel bajo (L).
La simulación presentada muestra que cuando A = L, la salida -A es H, cumpliendo con la
función inversora esperada. Este circuito demuestra cómo puede replicarse el comportamiento de
una compuerta NOT utilizando componentes discretos, facilitando el entendimiento del
funcionamiento interno de compuertas lógicas más complejas.
Cuando la entrada es 0 (bajo), la salida es 1 (alto).
Cuando la entrada es 1 (alto), la salida es 0 (bajo).
Compuerta OR
La compuerta lógica OR genera una salida alta (1) si al menos una de sus entradas está en alto.
En esta práctica se simuló una compuerta OR utilizando dos transistores NPN (Q1 y Q2),
resistencias y una fuente de alimentación de +5V. El circuito está diseñado de forma que cada
transistor controla una de las dos entradas (A y B). Si cualquiera de las entradas está en alto, su
respectivo transistor conduce y permite que el voltaje de salida (A + B) se mantenga en nivel
alto.
En la simulación mostrada, ambas entradas A y B están en nivel bajo (L), por lo que ninguno de
los transistores conduce, y gracias a la resistencia (R1), la salida permanece en nivel alto (H). En
condiciones normales de operación, cuando A o B están en alto, la corriente fluye hacia tierra a
través del transistor correspondiente, y la salida se mantiene alta, validando el comportamiento
lógico de una compuerta OR. A continuación, se muestra la tabla de verdad de la compuerta OR:
COMPUERTA AND
La compuerta lógica AND entrega una salida en nivel alto (H) solo cuando todas sus entradas
están en alto. En esta simulación, se construyó una compuerta AND utilizando tres transistores
NPN (Q1, Q2 y Q3), resistencias de 1kΩ y una fuente de +5V. Las entradas A y B controlan
respectivamente los transistores Q1 y Q2, los cuales están conectados en serie hacia tierra. Solo
si ambos transistores están conduciendo (es decir, si A y B están en alto), el transistor Q3 se
activa y permite el paso de corriente desde la fuente hacia la salida A·B.
En el momento de la simulación mostrado en la imagen, ambas entradas están en nivel bajo (L),
por lo que los transistores Q1 y Q2 no conducen, y el transistor Q3 permanece apagado. Por
tanto, la salida está en nivel bajo (L), lo cual es coherente con el funcionamiento esperado de una
compuerta AND. El diseño refleja correctamente la operación lógica, donde la salida es alta solo
si A = 1 y B = 1 al mismo tiempo.