Holger Göbel

Henning Siemund

Übungsaufgaben
zur Halbleiter-
Schaltungstechnik
4. Auflage
Übungsaufgaben zur
Halbleiter-Schaltungstechnik
Holger Göbel  Henning Siemund

Übungsaufgaben
zur Halbleiter-
Schaltungstechnik
4., aktualisierte Auflage
Holger Göbel Henning Siemund
Helmut-Schmidt-Universität/ Helmut-Schmidt-Universität/
Universität der Bundeswehr Hamburg Universität der Bundeswehr Hamburg
Hamburg, Deutschland Hamburg, Deutschland

Ergänzendes Material zu diesem Buch finden Sie auf

[Link]

ISBN 978-3-662-56568-1 ISBN 978-3-662-56569-8 (eBook)

[Link]

Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie; detaillier-
te bibliografische Daten sind im Internet über [Link] abrufbar.

Springer Vieweg
© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018
Das Werk einschließlich aller seiner Teile ist urheberrechtlich geschützt. Jede Verwertung, die nicht ausdrücklich
vom Urheberrechtsgesetz zugelassen ist, bedarf der vorherigen Zustimmung des Verlags. Das gilt insbesondere
für Vervielfältigungen, Bearbeitungen, Übersetzungen, Mikroverfilmungen und die Einspeicherung und Verar-
beitung in elektronischen Systemen.
Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk berechtigt
auch ohne besondere Kennzeichnung nicht zu der Annahme, dass solche Namen im Sinne der Warenzeichen-
und Markenschutz-Gesetzgebung als frei zu betrachten wären und daher von jedermann benutzt werden dürften.
Der Verlag, die Autoren und die Herausgeber gehen davon aus, dass die Angaben und Informationen in diesem
Werk zum Zeitpunkt der Veröffentlichung vollständig und korrekt sind. Weder der Verlag noch die Autoren oder
die Herausgeber übernehmen, ausdrücklich oder implizit, Gewähr für den Inhalt des Werkes, etwaige Fehler
oder Äußerungen. Der Verlag bleibt im Hinblick auf geografische Zuordnungen und Gebietsbezeichnungen in
veröffentlichten Karten und Institutionsadressen neutral.

Gedruckt auf säurefreiem und chlorfrei gebleichtem Papier

Springer Vieweg ist ein Imprint der eingetragenen Gesellschaft Springer-Verlag GmbH, DE und ist ein Teil von
Springer Nature.
Die Anschrift der Gesellschaft ist: Heidelberger Platz 3, 14197 Berlin, Germany
Vorwort zur ersten Auflage

Das vorliegende Buch Übungsaufgaben zur Halbleiter-Schaltungstechnik wurde als Er-

gänzung zu dem Lehrbuch Einführung in die Halbleiter-Schaltungstechnik konzipiert,
welches ebenfalls im Springer-Verlag erschienen ist und mittlerweile in der zweiten Aufla-
ge vorliegt. Das Übungsbuch kommt damit dem berechtigten Wunsch vieler Studierender
entgegen, zu einem Lehrbuch auch eine Sammlung von Übungsaufgaben zu erhalten, die
der Vertiefung des Lehrstoffes und der Überprüfung des Gelernten dienen. Die Autoren
haben sich dabei bewusst für eine Trennung zwischen Lehr- und Übungsbuch entschieden,
statt die Aufgaben in das Lehrbuch zu integrieren. Der Grund dafür ist zum einen, dass
nicht alle Leser eines Lehrbuches auch Übungsaufgaben benötigen und zum anderen, dass
das Übungsbuch so auch unabhängig vom Lehrbuch erworben und genutzt werden kann.
Die enge Beziehung zwischen dem Lehr- und dem Übungsbuch spiegelt sich dabei
auch im Aufbau des Übungsbuches wider. So wird nicht nur der gleiche Stoff – von
der Halbleiterphysik über die wichtigsten Bauelemente bis hin zu analogen und digitalen
Schaltungen sowie deren Herstellung – abgedeckt, sondern es wurden auch die Kapi-
telbezeichnungen aus dem Lehrbuch übernommen, um dem Leser die Orientierung zu
erleichtern. Die einzelnen Kapitel sind so gestaltet, dass sie jeweils mit einer Zusammen-
stellung der wichtigsten Formeln beginnen, so dass die Aufgaben auch ohne das Lehrbuch
gelöst werden können. Es folgen dann die einzelnen Aufgaben mit ausführlichen Lösun-
gen, wobei die Aufgabenstellungen im Sinne der Übersichtlichkeit grau hinterlegt sind.
Bei den Lösungen wird an geeigneten Stellen auf das Lehrbuch verwiesen, wenn dort wei-
terführende Erklärungen oder Herleitungen zu finden sind. Dazu ist an den entsprechenden
Stellen im Übungsbuch ein Icon (siehe rechte Randspalte) angebracht, welches auf den
entsprechenden Abschnitt im Lehrbuch (hier z. B. Abschn. 1.2.3) verweist. Ebenfalls ver-
wendet das Übungsbuch die bereits aus dem Lehrbuch bekannten Icons für Verweise auf
Simulationsdateien für das Schaltungssimulationsprogramm PSpice sowie auf Applets des 1.2.3
Lehr- und Lernprogrammes S.m.i.L.E. Beide Programme sind Bestandteil der beiliegen-
den CD-ROM. Auf ein Literaturverzeichnis wurde bei dem vorliegenden Übungsbuch
bewusst verzichtet, da alle nötigen Herleitungen in dem Lehrbuch zu finden sind und dort
auch weiterführende Literatur zu den einzelnen Kapiteln angegeben ist.

V
VI Vorwort zur ersten Auflage

Bedanken möchten sich die Autoren an dieser Stelle bei allen, die zum Entstehen dieses
Werkes beigetragen haben. Dies gilt vor allem für den Springer-Verlag sowie die Firma
Le-TeX für die Unterstützung, die gute Zusammenarbeit und die Geduld bis zur Fertig-
stellung des Manuskripts.

Hamburg, im Sommer 2007 H. Göbel, H. Siemund

Vorwort zur zweiten Auflage

Die zweite Auflage des vorliegenden Übungsbuches wurde um ein Kapitel über optoelek-
tronische Bauelemente ergänzt und in einigen Bereichen überarbeitet. Als weitere Neue-
rung sind das interaktive Lernprogramm S.m.i.L.E sowie die Studentenversion des Schal-
tungssimulators PSpice inklusive der zu den einzelnen Übungsaufgaben gehörigen Si-
mulationsdateien nun als Online-Materialien auf dem Extrasserver des Springer-Verlages
verfügbar.
Die aus der ersten Auflage bekannten Icons für Verweise beziehen sich auf die inzwi-
schen erschienene 4. Auflage des Lehrbuches Einführung in die Halbleiter-Schaltungs-
technik von Holger Göbel.
Dank gebührt an dieser Stelle wieder dem Springer-Verlag und der Firma Le-TeX für
die gewohnt professionelle Unterstützung und die sehr gute Zusammenarbeit.

Hamburg, im Sommer 2011 H. Göbel, H. Siemund

VII
Vorwort zur dritten Auflage

Neben kleineren Korrekturen besteht die wesentliche Neuerung der dritten Auflage des
vorliegenden Übungsbuches darin, dass das interaktive Lernprogramm S.m.i.L.E nunmehr
von der Webseite [Link] aufzurufen ist. Durch diese Maßnahme ist sicher-
gestellt, dass dem Leser stets die aktuelle Version des Programms vorliegt.
Die Studentenversion des Schaltungssimulators PSpice inklusive der zu den einzel-
nen Übungsaufgaben gehörigen Simulationsdateien sind hingegen weiterhin als Online-
Materialien auf dem Extrasserver des Springer-Verlages verfügbar.

Hamburg, im Frühjahr 2014 H. Göbel, H. Siemund

IX
Vorwort zur vierten Auflage

Die vierte Auflage des vorliegenden Übungsbuches hat einige Ergänzungen und Korrek-
turen sowie eine Überarbeitung des Layouts erfahren.
Das interaktive Lernprogramm S.m.i.L.E ist weiterhin von der Webseite [Link]
[Link] aufzurufen. S.m.i.L.E wurde von der Java- auf die JavaScript-Plattform por-
tiert, damit das Lernprogramm in nahezu allen gängigen Internetbrowsern, auf Desktop-
Computern sowie Mobilgeräten lauffähig ist.
Obwohl der Schaltungssimulator PSpice inzwischen in der Version 17 verfügbar ist,
bevorzugen die Autoren unverändert die bewährte Version 9.1. Dies liegt einerseits an der
deutlich komfortableren Bedienung und andererseits an den geringeren Beschränkungen
der kostenlosen Studentenversion gegenüber der entsprechenden Vollversion.
Die Studentenversion 9.1 von PSpice sowie die zu den Übungsaufgaben gehörigen
Simulationsdateien sind, wie bei den Vorauflagen, als Online-Materialien auf dem Ex-
trasserver des Springer-Verlages verfügbar.

Hamburg, im Frühjahr 2018 H. Göbel, H. Siemund

XI
Liste der verwendeten Symbole

Formelzeichen

Name Bedeutung Einheit

a; A Übertragungsfunktion
A.s/ komplexe Übertragungsfunktion
A.j!/ Frequenzgang
jA.j!/j Amplitudengang
a Übertragungsfunktion der erweiterten Schaltung
A Fläche m2
Au Spannungsverstärkung 1
Au0 Spannungsverstärkung der vereinfachten Schaltung 1
BN Stromverstärkung im Normalbetrieb 1
BI Stromverstärkung im Inversbetrieb 1
C Kapazität F
CL Lastkapazität F
Cox Oxidkapazität F
C0 Kapazität pro Fläche F m2
CBE Basis-Emitterkapazität F
CBC Basis-Kollektorkapazität F
Cd Diffusionskapazität F
Cj Sperrschichtkapazität F
Cj 0 Sperrschichtkapazität bei Upn D 0 V Sperrspannung F
dox Oxiddicke m
Dn Diffusionskoeffizient der Elektronen m2 s1
Dp Diffusionskoeffizient der Löcher m2 s1
E Elektrische Feldstärke V m1
Ee Bestrahlungsstärke W m2
Emax Maximalwert der elektrischen Feldstärke V m1
Ev Beleuchtungsstärke lx
Eph Photonenbestrahlungsstärke s1 m2

XIII
XIV Liste der verwendeten Symbole

Name Bedeutung Einheit

F .W / Fermiverteilung 1
gD Diodenleitwert A V1
gm Steilheit A V1
g Transistoreingangsleitwert A V1
g0 Transistorausgangsleitwert A V1
G Generationsrate m3 s1
G Gleichtaktunterdrückung 1
Gph Fotogenerationsrate m3 s1
i Impuls kg m s1
i Kleinsignalstrom A
I Strom, allgemein A
I Quellenvektor A
IB Basisstrom A
IC Kollektorstrom A
IDS Drain-Source-Strom A
Ie Strahlstärke W sr1
IE Emitterstrom A
IG Gatestrom A
Iph Fotostrom A
Ipp primärer Fotostrom A
Iv Lichtstärke cd
IS Sperrstrom der Diode A
IS Transfersättigungsstrom des Bipolartransistors A
IT Transferstrom des Bipolartransistors A
j Stromdichte A m2
j imaginäre Einheit
jDiff Diffusionsstromdichte A m2
jDrift Driftstromdichte A m2
jges Gesamtstromdichte A m2
jn Elektronenstromdichte A m2
jp Löcherstromdichte A m2
k Rückkopplungsfaktor
kn Verstärkungsfaktor des Prozesses (n-MOS) A V2
kp Verstärkungsfaktor des Prozesses (p-MOS) A V2
l Länge, allgemein m
l Kanallänge des Feldeffekttransistors m
Le Strahldichte Wsr1 m2
Ln Diffusionslänge der Elektronen m
Lp Diffusionslänge der Löcher m
Lv Leuchtdichte cd m2
M Kapazitätskoeffizient 1
Liste der verwendeten Symbole XV

Name Bedeutung Einheit

n Elektronendichte m3
n Nullstelle der Übertragungsfunktion rad s1
nB Elektronendichteverteilung in der Basis m3
ni Intrinsicdichte m3
nn Elektronendichte im n-Gebiet m3
np Elektronendichte im p-Gebiet m3
n0 Elektronendichte im thermodynamischen Gleichgewicht m3
n0 Überschusselektronendichte m3
N Emissionskoeffizient 1
N.W / Zustandsdichte m3
NA Akzeptordichte m3
NC Äquivalente Zustandsdichte an der Leitungsbandkante m3
ND Donatordichte m3
NV Äquivalente Zustandsdichte an der Valenzbandkante m3
p Löcherdichte m3
p Polstelle der Übertragungsfunktion rad s1
p0 Überschusslöcherdichte m3
pn Löcherdichte im n-Gebiet m3
pp Löcherdichte im p-Gebiet m3
p0 Löcherdichte im thermodynamischen Gleichgewicht m3
Q Ladung, allgemein As
Qd Diffusionsladung As
Qj Sperrschichtladung As
r Transistoreingangswiderstand V A1
r0 Transistorausgangswiderstand V A1
R Rekombinationsrate m3 s1
R Widerstand, allgemein V A1
Ra Lastwiderstand V A1
Raus Ausgangswiderstand V A1
Raus0 Ausgangswiderstand der vereinfachten Schaltung V A1

Raus Ausgangswiderstand der erweiterten Schaltung V A1
Re Quellwiderstand V A1
Rein Eingangswiderstand V A1
Rein0 Eingangswiderstand der vereinfachten Schaltung V A1

Rein Eingangswiderstand der erweiterten Schaltung V A1
Rk Rückkopplungswiderstand V A1
R Flächenwiderstand V A1
tf Abfallzeit s
tr Anstiegszeit s
tS Speicherzeit s
T Temperatur K
XVI Liste der verwendeten Symbole

Name Bedeutung Einheit

u Kleinsignalspannung V
U Spannung, allgemein V
U Knotenpotentialvektor V
Ua Ausgangsspannung V
ua Kleinsignalausgangsspannung V
ua 0 Kleinsignalausgangsspng. der vereinfachten Schaltung V
UAN Early-Spannung V
Ubr Durchbruchspannung V
UB Versorgungsspannung V
UBC Positive Versorgungsspannung V
UB Negative Versorgungsspannung V
UBC Basis-Kollektor-Spannung V
UBE Basis-Emitter-Spannung V
UCESat Kollektor-Emitter-Sättigungsspannung V
UCE Kollektor-Emitter-Spannung V
UDS Drain-Source-Spannung V
UDS;sat Drain-Source-Sättigungsspannung V
Ue Eingangsspannung V
ue Kleinsignaleingangsspannung V
ue 0 Kleinsignaleingangsspng. der vereinfachten Schaltung V
UGS Gate-Source-Spannung V
UK Kanalpotenzial V
Uox Spannung über dem Gateoxid V
Upn Spannung über dem pn-Übergang V
USB Source-Bulk-Spannung V
UT h Einsatzspannung V
vn Driftgeschwindigkeit der Elektronen m s1
vp Driftgeschwindigkeit der Löcher m s1
w Weite, allgemein m
wE Emitterweite m
W Energie, allgemein eV
wn Länge des neutralen n-Gebietes m
wp Länge des neutralen p-Gebietes m
WA Akzeptorniveau eV
WD Donatorniveau eV
WC Energieniveau der Leitungsbandkante eV
WD Donatorniveau eV
Wem Energie eines emittierten Photons eV
WEx Austrittsarbeit eV
WF Ferminiveau eV
Wg Bandabstand eV
Wi Intrinsicniveau eV
Liste der verwendeten Symbole XVII

Name Bedeutung Einheit

Wkin;n Kinetische Energie der Elektronen eV
Wph Photonenenergie eV
WV Energieniveau der Valenzbandkante eV
WX Elektronenaffinität eV
xB Basisweite m
xn Ausdehnung der Raumladungszone im n-Gebiet m
xp Ausdehnung der Raumladungszone im p-Gebiet m
ŒY  Leitwertmatrix AV1
ˇn Verstärkungsfaktor des n-Kanal MOSFET AV2
ˇp Verstärkungsfaktor des p-Kanal MOSFET AV2
ˇN Kleinsignalstromverstärkung des Bipolartransistors 1
"r Relative Dielektrizitätszahl 1
 Wirkungsgrad, allgemein 1
inj Injektionswirkungsgrad 1
opt optischer Wirkungsgrad 1
q Quantenwirkungsgrad 1
P Leistungswirkungsgrad 1
q;ext externer Quantenwirkungsgrad 1
q;int interner Quantenwirkungsgrad 1
n Beweglichkeit der Elektronen m2 V1 s1
p Beweglichkeit der Löcher m2 V1 s1
ı
' Phase
ı
'.j!/ Phasengang
ı
'R Phasenrand
˚e Strahlungsleistung W
˚i Diffusionspotenzial V
˚K Kontaktpotenzial V
˚ph Photonenstrom s1
˚v Lichtstrom lm
 Ladungsdichte A s m3
 Elektrische Leitfähigkeit AV1 m1
n Flächenladungsdichte A s m2
n Lebensdauer der Elektronen s
N Transitzeit im Normalbetrieb s
I Transitzeit im Inversbetrieb s
p Lebensdauer der Löcher s
T Transitzeit s
! Kreisfrequenz, allgemein rad s1
!ˇ Beta-Grenzfrequenz rad s1
!H obere Grenzfrequenz rad s1
!L untere Grenzfrequenz rad s1
!T Transitfrequenz rad s1
XVIII Liste der verwendeten Symbole

Sonstige Symbole

Name Bedeutung
== Parallelschaltung
 logische UND-Verknüpfung
C logische ODER-Verknüpfung

Physikalische Konstanten

Name Bedeutung Wert

c Lichtgeschwindigkeit im Vakuum 2;997  108 ms1
h Planck’sches Wirkungsquantum 4;135  1015 eVs
q Elementarladung 1;6  1019 A s
k Boltzmann-Konstante 1;38  1023 J K1
"0 Dielektrizitätszahl des Vakuums 8;854  1012 A s V1 m1

Materialeigenschaften von Silizium

Name Bedeutung Wert bei T D 300 K

WG Bandabstand 1,1 eV
"r relative Dielektrizitätszahl von Si 11;9
"ox relative Dielektrizitätszahl von SiO2 3;9
ni Intrinsicdichte 1;5  1016 m3
NC Äquivalente Zustandsdichte 2;8  1025 m3
NV Äquivalente Zustandsdichte 1;04  1025 m3
n Beweglichkeit der Elektronen 0;135 m2 V1 s1
p Beweglichkeit der Löcher 0;048 m2 V1 s1
Inhaltsverzeichnis

1 Grundlagen der Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Verständnisfragen zur Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . 3
1.3 Dotierter Halbleiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.4 Ferminiveau und freie Ladungsträger . . . . . . . . . . . . . . . . . . . . . . 9
1.5 Störung des thermodynamischen Gleichgewichts . . . . . . . . . . . . . . . 12

2 Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2 Verständnisfragen zur Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.3 pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.4 Diodenschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3 Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.1 Formelsammlung (npn-Transistor) . . . . . . . . . . . . . . . . . . . . . . . . 37
3.2 Verständnisfragen zum Bipolartransistor . . . . . . . . . . . . . . . . . . . . 39
3.3 npn-Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.4 Transistorschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

4 Feldeffekttransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.2 Verständnisfragen zum Feldeffekttransistor . . . . . . . . . . . . . . . . . . 58
4.3 n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4.4 MOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.5 CMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.6 Schaltungen mit MOS-Feldeffekttransistoren . . . . . . . . . . . . . . . . . 76

5 Optoelektronische Bauelemente . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.1 Verständnisfragen zu optoelektronischen Bauelementen . . . . . . . . . . . 81
5.2 Radiometrische und fotometrische Größen . . . . . . . . . . . . . . . . . . . 83

XIX
XX Inhaltsverzeichnis

5.3 Fotowiderstand . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
5.4 Solarzelle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
5.5 Luminiszenzdiode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

6 Der Transistor als Verstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

6.1 Verstärker mit n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk . . . . . . . . . . . . . 109
6.3 Stromspiegel mit npn-Bipolartransistoren . . . . . . . . . . . . . . . . . . . 113
6.4 Verstärker mit npn-Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . 117

7 Transistorgrundschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.1 Einstufiger Verstärker mit MOSFET . . . . . . . . . . . . . . . . . . . . . . . 121
7.2 Zweistufiger Verstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
7.3 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
7.4 Push-Pull Ausgangsstufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

8 Operationsverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.1 Übertragungsverhalten im Frequenzbereich . . . . . . . . . . . . . . . . . . 145
8.2 Übertragungsverhalten im Zeitbereich . . . . . . . . . . . . . . . . . . . . . . 146
8.3 Stromquelle, Großsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . 148
8.4 Stromquelle, Kleinsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . 150
8.5 Analogrechenschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
8.6 Messverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
8.7 Nichtlineare Verstärkerschaltung . . . . . . . . . . . . . . . . . . . . . . . . . 157
8.8 Schmitt-Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

9 Frequenzverhalten analoger Schaltungen . . . . . . . . . . . . . . . . . . . . . 161

9.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
9.2 Komplexe Übertragungsfunktion . . . . . . . . . . . . . . . . . . . . . . . . . 163
9.3 Übertragungsverhalten einer Verstärkerschaltung . . . . . . . . . . . . . . . 167
9.4 Sourceschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
9.5 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

10 Rückkopplung in Verstärkern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

10.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
10.2 Serien-Parallel-Rückkopplung . . . . . . . . . . . . . . . . . . . . . . . . . . 184
10.3 Spannungsverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.4 Transimpedanzverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
10.5 Stabilität . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
10.6 Wien-Brücken-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
10.7 Ring-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Inhaltsverzeichnis XXI

11 Logikschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
11.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
11.2 Entwurf von CMOS-Gattern (I) . . . . . . . . . . . . . . . . . . . . . . . . . . 207
11.3 Entwurf von CMOS-Gattern (II) . . . . . . . . . . . . . . . . . . . . . . . . . 212
11.4 C2 MOS-Technologie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
11.5 Treiberschaltung für große kapazitive Lasten . . . . . . . . . . . . . . . . . 219

12 Herstellung integrierter Schaltungen in CMOS-Technik . . . . . . . . . . . . 225

12.1 Layout-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
12.2 Layout-Synthese . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

13 Anhang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
13.1 Normreihen für Bauteilnennwerte . . . . . . . . . . . . . . . . . . . . . . . . 231
Grundlagen der Halbleiterphysik
1

1.1 Formelsammlung

Elektronendichte
 
1
n0 D NC exp  .WC  WF / (1.1)
kT
 
1
D ni exp .WF  Wi / (1.2)
kT

Löcherdichte
 
1
p0 D NV exp  .WF  WV / (1.3)
kT
 
1
D ni exp .Wi  WF / (1.4)
kT

Massenwirkungsgesetz
n0 p0 D n2i (1.5)
Ladungsträgerdichten in einem n-Halbleiter (Donatordichte ND )

n0 D ND (1.6)
n2i
p0 D (1.7)
ND
Ladungsträgerdichten in einem p-Halbleiter (Akzeptordichte NA )

p0 D NA (1.8)
n2i
n0 D (1.9)
NA

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 1

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
2 1 Halbleiterphysik

Fermiverteilung
1
F .W / D   (1.10)
1 C exp .W  WF / kT
1

Diffusionskoeffizient (Einstein-Beziehung)

kT kT
Dn D n bzw. Dp D p (1.11)
q q

Diffusionslänge p p
Ln D Dn n bzw. Lp D Dp p (1.12)
Elektronenstromdichte
dn
jn D qn nE C qDn (1.13)
dx
Löcherstromdichte
dp
jp D qp pE  qDp (1.14)
dx
Gesamtstromdichte
j D jn C jp (1.15)
Kontinuitätsgleichungen

@n 1 @jn
DC CGR (1.16)
@t q @x
@p 1 @jp
D CG R (1.17)
@t q @x

Leitfähigkeit  
 D q n n C p p (1.18)
Überschussladungsträgerdichte

n0 D n  n0 bzw. p 0 D p  p0 (1.19)

Ausgleichsvorgänge bei Störung des thermodyn. Gleichgewichts

n-Halbleiter: Zeitliches Abklingen der Überschussminoritätsträgerdichte
 
t
pn0 .t/ D pn0 .0/ exp  (1.20)
p

n-Halbleiter: Räumliches Abklingen der Überschussminoritätsträgerdichte

 
0 0 x
pn .x/ D pn .0/ exp  für w  Lp (lange Abmessungen) (1.21)
Lp
 x
pn0 .x/ D pn0 .0/ 1  für w  Lp (kurze Abmessungen) (1.22)
w
1.2 Verständnisfragen zur Halbleiterphysik 3

p-Halbleiter: Zeitliches Abklingen der Überschussminoritätsträgerdichte

 
t
np0 .t/ D np0 .0/ exp  (1.23)
n

p-Halbleiter: Räumliches Abklingen der Überschussminoritätsträgerdichte

 
0 0 x
np .x/ D np .0/ exp  für w  Ln (lange Abmessungen) (1.24)
Ln
 x
np0 .x/ D np0 .0/ 1  für w  Ln (kurze Abmessungen) (1.25)
w

1.2 Verständnisfragen zur Halbleiterphysik

Aufgabenstellung

a. Was versteht man unter Eigenleitung und welche qualitative Aussage lässt sich
zur Höhe der Leitfähigkeit machen, die aus der Eigenleitung resultiert?
b. Wodurch ist das thermodynamische Gleichgewicht charakterisiert?
c. Welcher Zusammenhang besteht zwischen dem Bandabstand eines Materials und
dessen Leitfähigkeit?
d. Wovon hängen die Elektronen- und die Löcherdichte bei einem reinen (undotier-
ten) Halbleiter ab?
e. Ein Siliziumhalbleiter werde mit 1017 dreiwertigen Fremdatomen pro Kubikzen-
timeter dotiert. Handelt es sich um einen n- oder um einen p-Halbleiter? Wie
groß ist die Majoritätsträgerdichte, die sich bei Raumtemperatur einstellt? Wie
kann die Minoritätsträgerdichte berechnet werden?
f. Gegeben sei ein zunächst undotierter Halbleiter bei Raumtemperatur, bei dem
die Elektronendichte n0 und die Löcherdichte p0 gleich der Eigenleitungsträger-
dichte ni sind, d. h. es gelte n0 D p0 D ni . Wenn man diesen Halbleiter nun
mit der Donatordichte ND stark n-dotiert, dann erhöht sich die Elektronendichte
gemäß (1.6) auf n0 D ND . Gleichzeitig verringert sich jedoch die Löcherdichte
gemäß (1.7) auf p0 D n2i =ND . Wie lässt sich das Absinken der Löcherdichte
anschaulich erklären?
g. In einem n-dotierten Halbleiter gibt es sehr viele negativ geladene freie Elek-
tronen, aber nur sehr wenige positiv geladene Löcher. Warum ist der Halbleiter
dennoch nach außen hin elektrisch neutral?
h. Aus welchen Anteilen setzen sich jeweils Elektronen- und Löcherstrom zusam-
men und welche physikalische Ursache haben diese Anteile?
i. Welche Zusammenhänge werden durch die Kontinuitätsgleichung beschrieben?
 4 1 Halbleiterphysik

j. Zwischen den beiden Enden einer Halbleiterprobe werde eine Spannung un-
gleich null angelegt. Wie äußert sich dies in dem Bänderdiagramm des Halb-
leiters?
k. Was ist der Unterschied zwischen starker und schwacher Injektion?
l. Gegeben sei ein Halbleiter, bei dem das bestehende thermodynamische Gleich-
gewicht durch Lichteinstrahlung gestört wird. Welchen Einfluss hat dies auf die
Elektronen- und die Löcherdichte?
m. Am Rand (x D 0) der in Abb. 1.1 gezeigten Halbleiterprobe werden gleichzeitig
Elektronen und Löcher injiziert. Es liege schwache Injektion vor. Wie verhal-
ten sich die Ladungsträgerdichten entlang der x-Achse im stationären Fall? Eine
qualitative Aussage ist ausreichend.

Abb. 1.1 Lokale Injektion von

Ladungsträgern
Halbleiter

x=0 x

Lösung zu: a. Eigenleitung

Eigenleitung ist die elektrische Leitfähigkeit eines undotierten Halbleiters. Ursache dafür
ist das Aufbrechen von Bindungen im Kristallgitter durch thermische Energie, was zur
Generation von freien Elektronen und Löchern führt, die zum Ladungstransport beitragen
können. Die Dichte der so generierten Ladungsträger bezeichnet man als Eigenleitungs-
trägerdichte. Bei Raumtemperatur ist die Dichte der freien Ladungsträger und somit auch
1.1.2 die Leitfähigkeit relativ gering, sie steigt jedoch mit zunehmender Temperatur stark an.

S.m.i.L.E.: 1.1_Undotierter Halbleiter

Lösung zu: b. Thermodynamisches Gleichgewicht

In einem Halbleiterkristall führt das thermisch bedingte Aufbrechen von Bindungen zur
Generation von Elektron-Loch-Paaren. Diesem Prozess steht ein Rekombinationsprozess
gegenüber, der zum Verschwinden von Ladungsträgern führt. Im thermodynamischen
Gleichgewicht ist die temperaturabhängige Generationsrate gleich der von der Anzahl der
1.1.3 Ladungsträger abhängigen Rekombinationsrate.

Lösung zu: c. Bandabstand und Leitfähigkeit

Der Bandabstand entspricht der zum Aufbrechen einer Bindung, d. h. der zum Generieren
eines Elektron-Loch-Paares nötigen Energie. Je kleiner der Bandabstand, desto geringer
1.2 Verständnisfragen zur Halbleiterphysik 5

ist diese Energie und desto leichter können Elektronen vom Valenzband in das Leitungs-
band gelangen, wo sie zum Ladungstransport beitragen können. Materialien mit kleinem
Bandabstand haben daher – unter sonst gleichen Bedingungen – eine höhere Leitfähigkeit
als solche mit großem Bandabstand. Anhand des Bandabstandes kann man daher zwischen 1.1.3
Leitern, Halbleitern und Isolatoren unterscheiden.

Lösung zu: d. Undotierter Halbleiter

Bei einem undotierten Halbleiter entstehen freie Ladungsträger durch das thermisch be-
dingte Aufbrechen von Bindungen (vgl. Teilaufgabe a.). Im thermodynamischen Gleich-
gewicht sind bei einem undotierten Halbleiter Elektronendichte n0 und Löcherdichte p0
jeweils gleich der Eigenleitungsträgerdichte ni . Diese ist stark temperaturabhängig und
hat bei Raumtemperatur einen Wert von etwa 1;5  1010 cm3 (Silizium).
1.1.3
Lösung zu: e. Dotierter Halbleiter (I)
Da der Dotierstoff dreiwertig ist, liegt p-Dotierung vor. Bei Raumtemperatur sind nahezu
alle Dotieratome ionisiert, so dass die Majoritätsträgerdichte, d. h. in diesem Fall die Lö-
cherdichte, etwa der Dichte der Dotieratome entspricht, also p0 D NA D 1017 cm3 . Die
Minoritätsträgerdichte, d. h. die Elektronendichte lässt sich aus dem Massenwirkungsge-
setz (1.5) bestimmen. Es ergibt sich n0 D n2i =NA D 2;25  103 cm3 . 1.1.4

Lösung zu: f. Dotierter Halbleiter (II)

Das Massenwirkungsgesetz (1.5) besagt, dass im thermodynamischen Gleichgewicht eine
Zunahme der einen Ladungsträgerart zu einer Abnahme der anderen Ladungsträgerart
führen muss. Dieser Sachverhalt lässt sich anschaulich dadurch erklären, dass im vor-
liegenden Fall eine Zunahme der Elektronendichte im Halbleiter zu einer Erhöhung der
Rekombinationsrate führt, weil die Wahrscheinlichkeit steigt, dass ein freies Elektron und 1.1.3
ein freies Loch aufeinander treffen und rekombinieren. Dies wiederum hat wegen des 1.1.4
paarweisen Verschwindens von Elektronen und Löchern eine Verringerung der Löcher-
dichte zur Folge.

Lösung zu: g. Elektrisches Verhalten von dotierten Halbleitern

Der n-dotierte Halbleiter ist nach außen hin neutral, da jedem freien Elektron ein positiv
geladenes, ortsfestes Dotierstoff-Ion gegenübersteht.

1.1.4
S.m.i.L.E.: 1.1_n-dotierter Halbleiter

Lösung zu: h. Elektronen- und Löcherstrom

Elektronen- und Löcherstrom setzen sich gemäß (1.13) bzw. (1.14) jeweils aus einem
Drift- und einem Diffusionsanteil zusammen. Der Driftstrom wird durch die Wirkung
eines elektrischen Feldes auf die freien Ladungsträger im Halbleiter verursacht. Der re- 1.3.2
sultierende Strom ist daher proportional zu dem elektrischen Feld und der Ladungsträ- 1.3.3
 6 1 Halbleiterphysik

gerdichte. Der Diffusionsstrom wird durch Konzentrationsunterschiede der Ladungsträ-

gerdichte verursacht. Er ist daher proportional dem Gradienten der Ladungsträgerdichte,
aber unabhängig von dem elektrischen Feld.

S.m.i.L.E.: 1.3_Drift u. 1.3_Diffusion

Lösung zu: i. Kontinuitätsgleichung

Eine Änderung der Ladungsträgerdichte an einem Ort im Halbleiter kann entweder durch
den Zu- bzw. Abfluss von Ladungsträgern, also elektrischen Strom, oder durch das Ent-
stehen bzw. Verschwinden von Ladungsträgern durch Generation bzw. Rekombination
verursacht werden. Dieser Zusammenhang wird durch die Kontinuitätsgleichung (1.16)
bzw. (1.17) beschrieben.
1.4.2
Lösung zu: j. Bänderdiagramm bei angelegter Spannung
Legt man eine Spannung ungleich null an den Halbleiter, kommt es zu einer Absenkung
der Energiebänder an der Stelle höheren Potenzials gegenüber der Stelle niedrigeren Po-
tenzials, d. h. die Energiebänder verlaufen nicht mehr horizontal.

1.3.4
S.m.i.L.E.: 1.3_Ladungstransport

Lösung zu: k. Starke und schwache Injektion

Durch die Injektion von Minoritätsladungsträgern in einen Halbleiter ändert sich neben
der Minoritätsträgerdichte aus Neutralitätsgründen auch die Majoritätsträgerdichte. Bei
schwacher Injektion ist die Änderung der Majoritätsträgerdichte gegenüber ihrem ur-
1.4.1 sprünglichen Wert vernachlässigbar, bei starker Injektion hingegen nicht.

Lösung zu: l. Störung des thermodynamischen Gleichgewichts (I)

Die Lichteinstrahlung führt zu einer Erhöhung der Generationsrate G, was zu einer Zunah-
me der Elektronen- und der Löcherdichte führt. Mit wachsender Ladungsträgerzahl erhöht
sich jedoch auch die Rekombinationsrate R, was dem Anstieg der Ladungsträgerzahl
1.4.3 entgegenwirkt. Die Ladungsträgerdichte steigt also so lange an, bis die Rekombinations-
rate gleich der Generationsrate ist und sich somit ein neuer Gleichgewichtszustand mit
erhöhten Ladungsträgerdichten einstellt. Die den Ausgleichsvorgang beschreibende Zeit-
konstante ist die Minoritätsträgerlebensdauer.

Lösung zu: m. Störung des thermodyn. Gleichgewichts (II)

Bedingt durch die Injektion liegen die Ladungsträgerdichten am Rand des Halbleiters
oberhalb der Werte im thermodynamischen Gleichgewicht. Dies führt zu einer Diffusion
von Ladungsträgern in den Halbleiter. Gleichzeitig steigt wegen der erhöhten Ladungsträ-
1.4.4 gerdichten die Rekombinationsrate, was dazu führt, dass die Ladungsträger auf ihrem Weg
1.3 Dotierter Halbleiter 7

durch den Halbleiter verstärkt rekombinieren. Die Dichte der Ladungsträger nimmt daher
mit zunehmendem Abstand vom Rand des Halbleiters ab, wobei die Abnahme durch eine
Exponentialfunktion beschrieben wird.

S.m.i.L.E.: 1.4_Lokale Störung des TGG

1.3 Dotierter Halbleiter

Aufgabenstellung
Gegeben sei ein Siliziumhalbleiter, der zunächst mit 5  1015 Boratomen pro Ku-
bikzentimeter und anschließend mit 5  1017 Phosphoratomen pro Kubikzentimeter
dotiert wurde. Der Halbleiter befinde sich im thermodynamischen Gleichgewicht
bei Raumtemperatur.

a. Berechnen Sie die Elektronen- und die Löcherdichte im Halbleiter.

b. Zeichnen Sie das Bänderdiagramm des Halbleiters.
c. Wie groß ist die Leitfähigkeit der Halbleiterprobe? Vergleichen Sie diesen Wert
mit der Leitfähigkeit eines entsprechenden undotierten Halbleiters.

Lösung zu: a. Elektronen- und Löcherdichte

Wird ein Halbleiter sowohl mit Donatoren als auch mit Akzeptoren dotiert, so wird das
Verhalten des Halbleiters (n- oder p-Typ) allein durch die Dotieratome mit der höheren
Konzentration bestimmt, in diesem Fall also dem Phosphor. Phosphor ist fünfwertig, es
handelt sich demnach um einen Donator und der Halbleiter wird entsprechend n-leitend.
Da bei Raumtemperatur nahezu alle Donatoratome ionisiert sind, stellt sich im Halbleiter
eine Elektronendichte gemäß (1.6) ein und wir erhalten
1.1.4
n0 D ND
D 5  1017 cm3 : (1.26)

Zur Berechnung der Löcherdichte können wir das Massenwirkungsgesetz (1.5) verwen-
den, da sich der Halbleiter im thermodynamischen Gleichgewicht befindet. Für die Lö-
cherdichte gilt demnach

n2i .1;5  1010 cm3 /2

p0 D D
n0 5  1017 cm3
D 4;5  102 cm3 : (1.27)
 8 1 Halbleiterphysik

Abb. 1.2 Bänderdiagramm des W

n-Halbleiters. Das Ferminiveau
WF liegt oberhalb des Intrin-
sicniveaus Wi in der Nähe der
Leitungsbandkante WC WC
WF 0,45eV
Wi 1,1eV

WV

Lösung zu: b. Bänderdiagramm

Im Bänderdiagramm ist der Abstand zwischen Valenzbandkante WV und Leitungsband-
kante WC durch den Bandabstand vorgegeben (Wg D 1;1 eV für Silizium). Das Intrinsic-
niveau Wi liegt in guter Näherung in der Mitte zwischen den Bandkanten. Zur Berechnung
der Lage des Ferminiveaus WF wird die Beziehung (1.2) nach .WF Wi / umgestellt. Dies
1.2.1 führt auf

n0 5  1017 cm3
WF  Wi D kT ln D 0;026 eV ln
ni 1;5  1010 cm3
D 0;45 eV ; (1.28)

womit sich das in Abb. 1.2 dargestellte Bänderdiagramm skizzieren lässt. Typisch für
einen n-Typ Halbleiter ist die Lage des Ferminiveaus in der Nähe der Leitungsbandkante
WC , wobei das Ferminiveau mit zunehmender Dotierung immer weiter an die Leitungs-
bandkante rückt.
An dieser Stelle sei angemerkt, dass man zur Bestimmung der Lage des Ferminiveaus
auch (1.1) nach .WC  WF / oder (1.3) nach .WF  WV / hätte auflösen können.

Lösung zu: c. Leitfähigkeit

Die Leitfähigkeit des Halbleiters berechnet sich gemäß (1.18), wobei im thermodynami-
schen Gleichgewicht für die Ladungsträgerdichten n D n0 und p D p0 gilt. Da beim
vorliegenden n-Halbleiter die Elektronendichte sehr viel größer ist als die Löcherdichte,
1.3.2 gilt hier n n0  p p0 . Der Einfluss der Löcher auf die Leitfähigkeit ist somit vernach-
lässigbar und wir erhalten in guter Näherung

 D qn n0 : (1.29)

Mit n0 D ND aus Teilaufgabe a. folgt schließlich für die Leitfähigkeit

 D 1;6  1019 A s  0;135 m2 V1 s1  5  1023 m3

D 1;08  104 S m1 : (1.30)
1.4 Ferminiveau und freie Ladungsträger 9

Bei dem undotierten Halbleiter sind die Ladungsträgerdichten gleich der Eigenleitungs-
dichte und wir erhalten mit (1.18) und n0 D p0 D ni die deutlich geringere Leitfähigkeit
 
 D q n C p ni
D 1;6  1019 A s  0;183 m2 V1 s1  1;5  1016 m3
D 4;39  104 S m1 : (1.31)

1.4 Ferminiveau und freie Ladungsträger

Aufgabenstellung
Gegeben sei ein Siliziumhalbleiter, bei dem das Ferminiveau 0;1 eV oberhalb der
Valenzbandkante liegt. Der Halbleiter befinde sich im thermodynamischen Gleich-
gewicht bei Raumtemperatur (T D 300 K).

a. Skizzieren Sie das Bänderdiagramm des Halbleiters.

b. Berechnen Sie die Wahrscheinlichkeit, dass die Leitungs- bzw. die Valenzband-
kante mit Elektronen besetzt ist.
c. Vergleichen Sie die unter b. ermittelten Werte mit den entsprechenden Wahr-
scheinlichkeiten bei einem undotierten Halbleiter.
d. Wie groß ist die Elektronen- und die Löcherdichte in dem dotierten Halbleiter,
die sich im thermodynamischen Gleichgewicht einstellt?
e. Welche Art der Dotierung liegt vor? Nennen Sie mindestens zwei chemische
Elemente, die dafür als Dotierstoffe in Frage kommen.

Lösung zu: a. Bänderdiagramm

Zum Skizzieren des Bänderdiagramms benötigen wir neben dem Abstand zwischen Lei-
tungsbandkante WC und Valenzbandkante WV die relative Lage des Ferminiveaus WF .
Der erste Wert ist durch den Bandabstand von Silizium (Wg D 1;1 eV) vorgegeben; die
Lage des Ferminiveaus WF ergibt sich direkt aus der Aufgabenstellung, was auf das in
Abb. 1.3 gezeigte Bänderdiagramm führt. Dort ist zusätzlich das Intrinsicniveau Wi ein-
gezeichnet, welches in der Mitte zwischen den Bandkanten liegt. Der Abstand zwischen
Leitungsbandkante und Ferminiveau beträgt WC  WF D 1;0 eV.

Lösung zu: b. Besetzungswahrscheinlichkeit

Die Wahrscheinlichkeit, dass ein Energiezustand W mit Elektronen besetzt ist, kann mit
Hilfe der Fermiverteilung (1.10) berechnet werden. Für die Leitungsbandkante WC ergibt
1.2.1
10 1 Halbleiterphysik

Abb. 1.3 Bänderdiagramm W

des dotierten Siliziumhalblei-
ters. Das Ferminiveau WF liegt
0;1 eV oberhalb der Valenz-
bandkante WV WC
1,0eV
Wi 1,1eV
WF
WV
0,1eV

sich daher mit kT D 0;026 eV

1 1
F .WC / D  D 
1 C exp .WC  WF / kT
1 1;0 eV
1 C exp 0;026 eV
D 1;98  1017 : (1.32)

Analog ergibt sich für den Wert an der Valenzbandkante WV

1 1
F .WV / D  D 
1 C exp .WV  WF / kT
1 0;1 eV
1 C exp 0;026 eV
D 0;979 : (1.33)

Lösung zu: c. Vergleich mit undotiertem Halbleiter

Bei einem undotierten Halbleiter liegt das Ferminiveau WF in der Mitte der Bandkanten,
also bei dem Intrinsicniveau Wi . Damit ergibt sich WC  WF D WF  WV D Wg =2 D
0;55 eV. Einsetzen dieser Werte in (1.10) liefert

1 1
F .WC / D  D 
1 C exp .WC  WF / kT
1 0;55 eV
1 C exp 0;026 eV
D 6;5  1010 (1.34)

und
1 1
F .WV / D  D  : (1.35)
1 C exp .WV  WF / kT 1 C exp 0;55
1 eV
0;026 eV
Da der exp()-Term im Nenner sehr viel kleiner als 1 ist, ergibt die Auswertung dieser
Beziehung mit einem Taschenrechner aufgrund von Rundungsungenauigkeiten i. d. R. das
Ergebnis F .WV / D 1. Mit Hilfe der Näherung 1=.1 C x/  1  x für x  1 erhält man
1.4 Ferminiveau und freie Ladungsträger 11

das genauere Ergebnis

 
0;55 eV
F .WV / D 1  exp
0;026 eV
D 1  6;5  1010 : (1.36)

Die Ergebnisse aus den Teilaufgaben b. und c. zeigen, dass die Besetzungswahrscheinlich-
keit F .W / für Elektronen an der Valenzbandkante sehr groß ist, an der Leitungsbandkante
dagegen deutlich kleiner. Da die Besetzungswahrscheinlichkeit für Löcher durch den Aus-
druck 1F .W / gegeben ist, gilt für Löcher entsprechend das Gegenteil, d. h. bei diesen ist
die Besetzungswahrscheinlichkeit an der Valenzbandkante sehr klein und an der Leitungs-
bandkante sehr groß. Durch die Verschiebung des Ferminiveaus nach unten verringern
sich die Besetzungswahrscheinlichkeiten für Elektronen an beiden Bandkanten deutlich
und die für die Löcher nehmen entsprechend zu. Wie in Teilaufgabe d. gezeigt, ändern
sich damit auch unmittelbar die Ladungsträgerdichten.

S.m.i.L.E.: 1.2_Fermiverteilung

Lösung zu: d. Elektronen- und Löcherdichte

Die sich in Abhängigkeit von der Lage des Ferminiveaus einstellende Elektronen- bzw.
Löcherdichte im Halbleiter kann direkt mit (1.1) bzw. (1.3) berechnet werden. Mit den
Abständen des Ferminiveaus von den beiden Bandkanten WF  WV D 0;1 eV bzw. WC 
WF D 1;0 eV (vgl. Teilaufgabe a.) erhalten wir die Beziehungen 1.2.1
   
1 3 1;0 eV
n0 D NC exp  .WC  WF / D 2;8  10 cm exp
19
kT 0;026 eV
D 5;54  102 cm3 (1.37)

sowie
   
1 3 0;1 eV
p0 D NV exp  .WF  WV / D 1;04  10 cm exp
19
kT 0;026 eV
D 2;22  1017 cm3 : (1.38)

S.m.i.L.E.: 1.2_Freie Ladungsträger

Lösung zu: e. Art der Dotierung, geeignete Störstellenmaterialien

Es liegt p-Dotierung vor. Dies ergibt sich aus der Tatsache, dass das Ferminiveau für den
vorliegenden Halbleiter unterhalb des Intrinsicniveaus liegt (vgl. Teilaufgabe a.). Damit
gleichbedeutend ist die Aussage, dass im thermodynamischen Gleichgewicht mehr freie
Löcher als Elektronen vorhanden sind, d. h. p0  n0 (vgl. Teilaufgabe d.). Für die p-
Dotierung kommen dreiwertige Störstellenmaterialien (z. B. Bor, Indium oder Gallium)
in Frage.
 12 1 Halbleiterphysik

1.5 Störung des thermodynamischen Gleichgewichts

Aufgabenstellung
Die Elektronendichte an der Oberfläche des in Abb. 1.4 gezeigten, p-dotierten Silizi-
umblocks (NA D 1016 cm3 ) werde durch eine kontinuierlich einwirkende Störung
auf n.0/ D 1011 cm3 angehoben. Die Dicke des Blocks sei d D 10 mm. Die
Lebensdauer der Elektronen betrage n D 2 s. Weiterhin sei Raumtemperatur
anzunehmen. Oberflächeneffekte sowie die Abhängigkeit der Ladungsträgerbeweg-
lichkeiten von der Dotierung seien vernachlässigbar.

Abb. 1.4 Injektion von Elek-

tronen in einen p-Halbleiter

p-Halbleiter

d
y

a. Wie groß ist die Eindringtiefe de , d. h. die Distanz von der Oberfläche des
Halbleiterblocks bis zu der Stelle in seinem Innern, an dem die Überschusselek-
tronendichte auf 10 % des Wertes an der Oberfläche abgesunken ist.
b. Berechnen Sie den Verlauf von Elektronen- und Löcherstromdichte als Funktion
des Ortes y.
c. Wie groß ist die elektrische Feldstärke für y  Ln ?

Lösung zu: a. Eindringtiefe

Werden in einen p-Typ Halbleiter Elektronen injiziert, so führt das entstehende Ladungs-
ungleichgewicht zu einem sehr großen elektrischen Feld. Dieses bewirkt praktisch sofort
eine Verschiebung der Löcher, bis die Ladungsneutralität wieder hergestellt ist. Der Ver-
lauf der Ladungsträger innerhalb des Halbleiters entspricht damit dem bei gleichzeitiger
1.4.4 Injektion von Elektronen und Löchern. Da im vorliegenden Fall der Halbleiterblock wegen
d  Ln lange Abmessungen besitzt, beschreibt (1.24) das Abklingen der Überschuss-
elektronendichte mit zunehmendem Abstand y von der Oberfläche und wir erhalten
 
y
n0 .y/ D n0 .0/ exp  : (1.39)
Ln
1.5 Störung des thermodynamischen Gleichgewichts 13

Die Diffusionslänge Ln der Elektronen bestimmt sich gemäß (1.12) und (1.11) sowie mit
der Temperaturspannung UT D kT =q D 26 mV zu
s
kT p
Ln D n n D 26 mV  0;135 m2 V1 s1  2 s
q
D 83;8 m : (1.40)

An der Stelle y D de ist laut Aufgabenstellung die Überschusselektronendichte auf 10 %

abgesunken, d. h. es gilt
 
0 0 0 de
n .de / D 0;1 n .0/ D n .0/ exp  : (1.41)
Ln

Durch Umstellen ergibt sich daraus die Eindringtiefe

de D Ln ln.0;1/
D 193 m : (1.42)

S.m.i.L.E.: 1.4_Lokale Störung des TGG

Lösung zu: b. Räumlicher Verlauf von Elektronen- und Löcherstromdichte

Der Verlauf der Stromdichten über dem Ort ergibt sich aus den folgenden Überlegungen:
Da an der Stelle y D 0 ausschließlich Elektronen injiziert werden, handelt es sich an
dieser Stelle um einen reinen Elektronenstrom, der im Halbleiter fließt. Die entsprechen-
de Stromdichte setzt sich nach (1.13) allgemein zusammen aus einem Drift- und einem
Diffusionsanteil, d. h. 1.3.2
1.3.3
jn D jDrift;n C jDiff;n
dn
D qn nE C qDn : (1.43)
dy

Da der Elektronenstrom in dem p-Halbleiter ein Minoritätsträgerstrom ist, kann für den
vorliegenden Fall der schwachen Injektion der Driftanteil gegenüber dem Diffusionsanteil
vernachlässigt werden. Somit vereinfacht sich (1.43) zu
1.4.4
dn
jn D qDn : (1.44)
dy

Die Ableitung der Elektronendichte nach dem Ort in (1.44) kann aus dem bereits in Teil-
aufgabe a. bestimmten Verlauf der Überschusselektronendichte (1.39) bestimmt werden.
14 1 Halbleiterphysik

Da sich die Elektronendichte und die entsprechende Überschussdichte nur durch einen
konstanten Wert unterscheiden (n0 D n  n0 ), gilt
 
dn d n0 1 0 y
D D n .0/ exp  : (1.45)
dy dy Ln Ln

Dabei kann zur Vereinfachung die Überschusselektronendichte an der Oberfläche n0 .0/ D

n.0/  n0 durch die Elektronendichte n.0/ ersetzt werden, da sich beide nur um die ver-
nachlässigbar kleine Gleichgewichtselektronendichte n0 D n2i =NA D 2;25  104 cm3
unterscheiden. Für die gesuchte Elektronenstromdichte ergibt sich dann mit (1.44), (1.45)
und der Einsteinbeziehung (1.11)
 
kTn y
jn .y/ D  n.0/ exp  : (1.46)
Ln Ln

An der Oberfläche des Halbleiters (y D 0) ergibt sich mit kT D 0;026 eV D 4;14 

1021 Ws eine Stromdichte von
kTn 4;14  1021 Ws  0;135 m2 V1 s1
jn .0/ D  n.0/ D   1017 m3
Ln 83;8  106 m
D 0;667 Am2 : (1.47)

Für den gesuchten Verlauf der Elektronenstromdichte jn .y/ erhalten wir damit
 
y
jn .y/ D jn .0/ exp  : (1.48)
Ln

Die Löcherstromdichte ergibt sich aus folgenden Überlegungen: Zum einen muss die Ge-
samtstromdichte über dem Ort konstant sein, da an keiner Stelle des Halbleiterblocks
Ladungsträger abfließen können, d. h. es gilt

jges D jn .y/ C jp .y/ D const. : (1.49)

Zum anderen ist der Löcherstrom an der Stelle y D 0 gleich null, da dort nur Elektronen
injiziert werden, so dass
jp .0/ D 0 (1.50)
gilt. Mit (1.49) und (1.50) folgt daraus

jn .0/ D jges : (1.51)

Damit erhalten wir schließlich für die Löcherstromdichte aus (1.49)

jp .y/ D jges  jn .y/

  
y
D jn .0/ 1  exp  : (1.52)
Ln
1.5 Störung des thermodynamischen Gleichgewichts 15

Abb. 1.5 Verläufe der Strom- j

dichten im Halbleiter Ln d
0
jn(y) y

jp(y)
jn(0)
jges

Die sich ergebenden Verläufe der Stromdichten sind in Abb. 1.5 gezeigt. Man erkennt,
dass es sich bei dem Strom an der Stelle y D 0 zunächst um einen reinen Elektronenstrom
handelt, der durch die injizierten Elektronen hervorgerufen wird. Diese Elektronen rekom-
binieren jedoch auf ihrem Weg durch den Halbleiter, wobei die dazu nötigen Löcher aus
dem p-Halbleiter nachgeliefert werden, was dem Löcherstrom entspricht. Im Inneren des
Halbleiters, wo die Elektronendichte wieder auf die Gleichgewichtsdichte abgeklungen
ist, fließt praktisch kein Elektronenstrom mehr, der gesamte Strom wird hier von Löchern
getragen.

Lösung zu: c. Feldstärke

Zur Berechnung der elektrischen Feldstärke nutzen wir das Ergebnis der letzten Teilaufga-
be, in der wir festgestellt hatten, dass der Strom weit ab von der Oberfläche des Halbleiters,
d. h. für y  Ln , ein reiner Löcherstrom ist und den konstanten Wert jges besitzt.
Gleichzeitig verlaufen für y  Ln , d. h. weit ab von der Oberfläche, die Ladungs-
trägerdichten annähernd konstant, so dass dort dp=dy D 0 gilt und der Diffusionsanteil
des Stromes verschwindet. Bei dem Löcherstrom an dieser Stelle handelt es sich also um
einen reinen Driftstrom und wir erhalten mit (1.14)

jp D jges D qp p.y/E.y/ : (1.53)

Den Wert der Majoritätsträgerdichte p.y/ in (1.53) können wir wegen der schwachen
Injektion durch die entsprechende Gleichgewichtsdichte, d. h. die Dotierungsdichte NA
ersetzen. Für y  Ln gilt daher

p.y/ D p0 D NA D const. (1.54)

Da die Löcherdichte für y  Ln konstant ist, muss auch die Feldstärke konstant sein und
wir erhalten
jp D jges D qp NA E : (1.55)
Der Strom jges entspricht nach (1.51) dem bereits in Teilaufgabe b. berechneten Strom
jn .0/. Durch Umstellen von (1.55) ergibt sich daher schließlich die elektrische Feldstärke
16 1 Halbleiterphysik

für y  Ln zu

jn .0/ 0;667 Am2

ED D
qp NA 1;6  1019 A s  0;048 m2 V1 s1  1022 m3
D 8;68  103 Vm1 : (1.56)
Diode
2

2.1 Formelsammlung

Diffusionsspannung
kT NA ND
˚i D ln (2.1)
q n2i
Überschussladungsträgerdichten an den Rändern der Raumladungszone
h  q i
pn0 .xn / D pn0 exp Upn  1 bzw. (2.2)
h  kT
q i
np0 .xp / D np0 exp Upn  1 (2.3)
kT
Diodengleichung h  q i
ID D IS exp Upn  1 (2.4)
kT
Sättigungsstrom
 
Dp Dn
IS D qAn2i C (lange Abmessungen) (2.5)
Lp ND Ln NA
 
Dp Dn
IS D qAn2i C (kurze Abmessungen) (2.6)
wn ND wp NA
Weite der Raumladungszone (abrupter pn-Übergang)
s  
2"0 "r 1 1
wD C ˚i  Upn (2.7)
q NA ND
Ausdehnung der Raumladungszone in das n- bzw. p-Gebiet
NA
xn D w (2.8)
NA C ND
ND
xp D w (2.9)
NA C ND

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 17

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
18 2 Diode

Sperrschichtkapazität
A"0 "r
Cj D (2.10)
w
Diffusionskapazität
q  q
Cd D T IS exp Upn (2.11)
kT kT
Diffusionsladung
Qd D T ID (2.12)

Speicherzeit
IF
tS D  T (2.13)
IR
Diodenleitwert
q
gD D ID;A (2.14)
kT

2.2 Verständnisfragen zur Diode

Aufgabenstellung

a. Erklären Sie den Begriff Diffusionsspannung. Beschreiben Sie am Beispiel

des abrupten pn-Übergangs die Vorgänge im Halbleiter, die zum Aufbau der
Diffusionsspannung führen.
b. Warum führt die Diffusionsspannung nicht zu einem Stromfluss, wenn die beiden
Anschlüsse einer Diode über einen metallenen Leiter miteinander kurzgeschlos-
sen werden?
c. An eine pn-Diode werde eine äußere Spannung Upn angelegt und der Strom ID
gemessen (Abb. 2.1). Beschreiben Sie die für den Stromfluss relevanten physi-
kalischen Effekte bei positiver bzw. negativer Spannung Upn .

Abb. 2.1 pn-Diode mit ange- ΙD

legter äußerer Spannung Upn p-Gebiet n-Gebiet

Upn
2.2 Verständnisfragen zur Diode 19

Lösung zu: a. Diffusionsspannung

Die Diffusionsspannung ist die Potenzialdifferenz, die als Folge der Ladungsträgerdif-
fusion zwischen unterschiedlich dotierten Gebieten eines Halbleiters auftritt. Im Falle
eines pn-Übergangs entsteht wegen der unterschiedlichen Ladungsträgerkonzentrationen
im p- und im n-Gebiet und den damit verbundenen Konzentrationsgradienten zunächst 2.1.1
eine Diffusionsbewegung von Elektronen in Richtung des p-Gebietes und von Löchern in
Richtung des n-Gebietes (Abb. 2.2).
Durch das Abwandern der Elektronen entsteht daher am linksseitigen Rand des n-
Gebietes ein Bereich, in dem die Ladung der ortsfesten, positiv ionisierten Donatoratome
nicht mehr durch Elektronen kompensiert wird, so dass der Halbleiter dort positiv geladen
ist. Entsprechendes gilt am rechtsseitigen Rand des p-Gebietes, wo durch das Abwandern
der Löcher wegen der ortsfesten, negativ ionisierten Akzeptoratome ein negativ gelade-
ner Bereich entsteht. Die Ladungsdichte  in diesem als Raumladungszone bezeichneten
Bereich (xp < x < xn ) bestimmt sich aus der jeweiligen Dichte der Dotieratome zu
qND bzw. qNA . Die Integration über die Raumladungsdichte  führt auf die elektri-
sche Feldstärke E, nochmalige Integration ergibt die über der Raumladungszone liegende
Diffusionsspannung ˚i .

neutrales p-Gebiet Raumladungszone neutrales n-Gebiet

Diffusion Diffusion
Drift Drift

qND
+
_ x
-qNA
E

-xp 0 xn x

Abb. 2.2 pn-Übergang mit den sich einstellenden Verläufen der Raumladung , des elektrischen
Feldes E und des Potenzials ˚ . Durch die Diffusion von Elektronen in das p-Gebiet und von
Löchern ˚ in das n-Gebiet entsteht ein Bereich, die so genannte Raumladungszone, in welcher
praktisch keine freien Ladungsträger, sondern nur noch die ortsfesten ionisierten Dotieratome (C,
) vorhanden sind. Das in der Raumladungszone entstehende elektrische Feld E führt wiederum
zu einer Driftbewegung der Ladungsträger, die der Diffusionsbewegung entgegengesetzt ist, so dass
sich Drift- und Diffusionsströme gegenseitig aufheben
 20 2 Diode

Das elektrische Feld E führt nun zu einer Driftbewegung der Ladungsträger, die der
beschriebenen Diffusionsbewegung entgegengesetzt ist. Dadurch stellt sich ein Gleichge-
wichtszustand ein, der dadurch gekennzeichnet ist, dass sich die Drift- und Diffusions-
ströme jeweils gegenseitig kompensieren.

S.m.i.L.E.: 2.1_pn-Übergang

Lösung zu: b. Kurzgeschlossene Diode

In Abb. 2.3 ist eine Diode gezeigt, bei der das p- und das n-Gebiet über einen metallenen
Leiter miteinander kurzgeschlossen sind. Die Diffusionsspannung ˚i führt nicht zu ei-
nem Stromfluss, weil sich an den beiden Metall-Halbleiter-Übergängen, ähnlich wie beim
pn-Übergang, so genannte Kontaktspannungen ˚K aufbauen und die Summe aller Span-
2.1.2 nungen gleich null sein muss, d. h. ˚K1 C ˚K2  ˚i D 0. Die Kontaktspannungen und die
Diffusionsspannung heben sich also gerade auf.

Lösung zu: c. Diode bei Anlegen einer äußeren Spannung

Das Anlegen einer äußeren Spannung an die Diode führt dazu, dass sich die Spannung ˚i
über dem pn-Übergang ändert. Dabei kann davon ausgegangen werden, dass die neutralen
Bahngebiete und die Metall-Halbleiter-Kontakte sehr niederohmig sind, so dass das An-
legen einer äußeren Spannung Upn eine gleich große Änderung der Spannung über dem
Übergang von ˚i auf ˚i  Upn bewirkt. Wird also eine negative Spannung Upn an die
Diode gelegt, erhöht sich die effektive Spannung ˚i  Upn über der Raumladungszone
2.1.2 und damit auch betragsmäßig das elektrische Feld. Es kommt daher zu einer verstärkten
Driftbewegung der Minoritätsträger durch die Raumladungszone, die jedoch wegen der
geringen Dichte der Minoritätsträger zu einem nur sehr geringen Strom, dem so genann-
ten Sperrstrom, führt. Die Diode wird in diesem Fall in Sperrpolung betrieben.
Durch Anlegen einer positiven Spannung Upn an die Diode verringert sich die effektive
Spannung ˚i  Upn über der Raumladungszone und damit betragsmäßig das elektrische
Feld. Die Driftbewegung der Ladungsträger wird damit schwächer und kann demnach
die Diffusion der Majoritätsträger nicht mehr kompensieren. Es gelangen also Elektronen
durch die Raumladungszone bis in das neutrale p-Gebiet und entsprechend Löcher ins
neutrale n-Gebiet, wo sie jeweils mit den dortigen Majoritätsträgern rekombinieren. Diese
werden aus den neutralen Gebieten nachgeliefert, was einem Stromfluss ID entspricht. Je
größer die Spannung Upn , um so mehr Ladungsträger diffundieren durch den Übergang

Abb. 2.3 Diode mit kurzge- ΦK1 Φi ΦK2

schlossenem p- und n-Gebiet.
ΙD=0
Die Kontaktspannungen und p-Gebiet n-Gebiet
die Diffusionsspannung heben
sich gerade auf.
2.3 pn-Übergang 21

Upn < 0V Upn > 0V

W W

-q Upn WC WC
WF -q Upn WF

WV WV

p-Gebiet n-Gebiet x p-Gebiet n-Gebiet x

Abb. 2.4 Bänderdiagramm der Diode für Upn < 0 V (links) und Upn > 0 V (rechts)

und um so größer wird gemäß (2.4) der Strom ID . Die Diode wird in diesem Fall in
Durchlasspolung betrieben.
Sehr anschaulich lässt sich das Verhalten der Diode bei Anlegen einer äußeren Span-
nung auch anhand des Bänderdiagramms erklären. Nach Anwendung der im Lehrbuch,
Abschn. 2.4.1 beschriebenen Konstruktionsregeln erhält man das in Abb. 2.4 gezeigte
Bänderdiagramm für Upn < 0 V (links) bzw. Upn > 0 V (rechts). In der Abbildung sind
zusätzlich die jeweiligen Majoritätsträger in den Gebieten eingezeichnet. Da die Ladungs- 2.4
träger stets versuchen, den Zustand niedrigster Energie einzunehmen, streben Elektronen
im Bänderdiagramm nach unten und Löcher nach oben. Wird eine Spannung Upn an die
Diode gelegt, so wird das Ferminiveau WF im p-Gebiet gegenüber dem Ferminiveau im
n-Gebiet energiemäßig um q Upn verschoben.
Ist Upn also negativ, liegt das Ferminiveau im p-Gebiet oberhalb des Ferminiveaus im
n-Gebiet. Dadurch entsteht eine große Energiebarriere zwischen den beiden Gebieten, so
dass die Majoritätsträger nicht über den Übergang gelangen können. Die Diode wird in
Sperrpolung betrieben.
Ist Upn hingegen positiv, liegt das Ferminiveau im p-Gebiet unterhalb des Ferminiveaus
im n-Gebiet. Dadurch verringert sich die Höhe der Barriere, so dass Elektronen ins p-
Gebiet und Löcher ins n-Gebiet gelangen können; die Diode wird also in Durchlasspolung
betrieben.

S.m.i.L.E.: 2.1_Diode u. 2.4_pn-Übergang

2.3 pn-Übergang

Aufgabenstellung
Gegeben sei eine Siliziumdiode mit abruptem pn-Übergang, bei der das p-Gebiet
mit 1015 Boratomen und das n-Gebiet mit 1017 Arsenatomen pro Kubikzentime-
 22 2 Diode

ter dotiert wurde. Die effektive Querschnittsfläche der Diode betrage 0;1 mm2 , die
Bahngebiete seien lang gegenüber der Diffusionslänge der jeweiligen Minoritäts-
träger. Die Lebensdauer der Elektronen und der Löcher betrage jeweils 30 s. Die
Diode soll bei Raumtemperatur in drei verschiedenen Arbeitspunkten betrieben wer-
den: In Sperrpolung (Upn D 10 V), ohne Vorspannung (Upn D 0 V) sowie in
Durchlasspolung mit eingeprägtem Strom ID D 100 A. Für jeden dieser Arbeits-
punkte sind zu bestimmen:

a. Der Diodenstrom ID (bzw. die Spannung Upn bei gegebenem Strom),

b. die Diffusions- und die Sperrschichtkapazität,
c. die maximal in der Diode auftretende elektrische Feldstärke,
d. der Verlauf der Ladungsträgerdichten n und p über dem Ort (Skizze).

Hinweise: Zur Vereinfachung kann die Transitzeit T durch die Lebensdauer der
Elektronen bzw. der Löcher abgeschätzt werden, d. h. T D p D n D 30 s.
Weiterhin kann schwache Injektion vorausgesetzt und die Generation bzw. Re-
kombination von Ladungsträgern in der Raumladungszone vernachlässigt werden.
Ebenso kann der ohmsche Spannungsabfall über den Kontakten und den neutralen
Bahngebieten vernachlässigt werden (dies bedeutet, dass eine von außen an die Di-
ode angelegte Spannung Upn zu einer entsprechenden Änderung der Spannung über
dem pn-Übergang führt).

Lösung zu a. Gleichstromverhalten
Aus der Aufgabenstellung ergibt sich:

NA D 1015 cm3 D 1021 m3 ,

ND D 1017 cm3 D 1023 m3 ,
A D 0;1 mm2 D 107 m2 ,
T D n D p D 30 s,
T D 300 K ) kT =q D 26 mV.
Geometrie: lange Abmessungen (da die Bahngebiete der Diode lang gegenüber der
Diffusionslänge der Minoritätsträger sind).

Die Berechnung des Diodenstromes ID bzw. der Diodenspannung Upn erfolgt mittels der
Diodengleichung (2.4)
h  q i
ID D IS exp Upn  1 (2.15)
2.2.1 kT
mit dem Sättigungsstrom IS , der für lange Abmessungen durch (2.5)
 
Dp Dn
IS D qAn2i C (2.16)
Lp ND Ln NA
2.3 pn-Übergang 23

gegeben ist. Wir bestimmen zunächst die Diffusionskoeffizienten Dn und Dp mit Hilfe
der Einstein-Beziehung (1.11) sowie den gegebenen Werten für die Ladungsträgerbeweg-
lichkeiten n bzw. p (vgl. Liste der verwendeten Symbole – Materialeigenschaften von
Silizium) und erhalten

kT
Dn D n D 26 mV  0;135 m2 V1 s1
q
D 3;510  103 m2 s1 ;
kT
Dp D p D 26 mV  0;048 m2 V1 s1
q
D 1;248  103 m2 s1 : (2.17)

Die Diffusionslängen Ln und Lp berechnen sich nach (1.12) mit p D n D 30 s zu

p
Ln D Dn n D 324;5 m ;
p
Lp D Dp p D 193;5 m : (2.18)

Damit ergibt sich ein Sättigungsstrom von

IS D 39;2 fA : (2.19)

Für Upn D 10 V erhalten wir mit Hilfe der Diodengleichung

ID  IS D 39;2 fA : (2.20)

Für Upn D 0 V ergibt sich

ID D 0 (2.21)
und für ID D 100 A erhält man durch Umstellen der Diodengleichung
   
kT ID 100 A
Upn D ln 1 C D 26 mV ln 1 C
q IS 39;2 fA
D 0;563 V : (2.22)

Man erkennt, dass bei Upn 0 kein bzw. nur ein vernachlässigbar kleiner Strom, der
Sperrstrom, durch die Diode fließt (Sperrpolung). Beim Anlegen einer positiven Spannung
steigt der Strom dann exponentiell an und erreicht ab etwa 0;5 bis 0;6 V bereits sehr große
Werte (Durchlasspolung).

S.m.i.L.E.: 2.2_Diodenkennlinie
 24 2 Diode

Tab. 2.1 Zusammenstellung der Ergebnisse von Aufgabenteil b. und c.

Upn D 10 V Upn D 0 V Upn D 0;563 V
w 3;772 m 0;963 m 0;422 m
Cj 2;79 pF 10;9 pF 25;0 pF
Cd 0F 0;045 fF 115 nF
Emax 5;67 MV m1 1;45 MV m1 0;63 MV m1

Lösung zu b. Diffusions- und Sperrschichtkapazität

Die Sperrschichtkapazität hat ihre physikalische Ursache darin, dass sich bei einer Än-
derung der Diodenspannung auch die Weite der Raumladungszone und damit die Menge
der dort vorhandenen Raumladung ändert. Da die Ladungsänderung an den Rändern der
Raumladungszone erfolgt, ergibt sich bei der Berechnung der Kapazität die gleiche Be-
ziehung wie bei einem Plattenkondensator, wobei die Weite der Raumladungszone dem
Plattenabstand entspricht. Es gilt somit (2.10)

A"0 "r
Cj D : (2.23)
w

Da die Weite w der Raumladungszone nach (2.7)

s  
2.2.4
2"0 "r 1 1
wD C ˚i  Upn (2.24)
q NA ND

mit zunehmender Sperrspannung größer wird, nimmt die Sperrschichtkapazität entspre-

chend ab. Mit der Dielektrizitätszahl r D 11;9 für Silizium und der Diffusionsspannung
(2.1)

kT NA ND 1015 cm3  1017 cm3

˚i D ln D 26 mV ln D 697 mV (2.25)
q n2i .1;5  1010 cm3 /2

erhalten wir durch Einsetzen der Zahlenwerte in (2.24) bzw. (2.23) die Beziehungen
q
[Link] / D 1;330  1012 m2 V1 697 mV  Upn bzw. (2.26)

1;054  1017 Fm
Cj .Upn / D : (2.27)
[Link] /
Die sich damit ergebenden Werte von w und Cj sind für die drei in der Aufgabenstellung
angegebenen Arbeitspunkte in Tab. 2.1 zusammengestellt.
2.3 pn-Übergang 25

Abb. 2.5 Verlauf von Raumla- Upn

dungsdichte  und elektrischer
Feldstärke E bei einem abrup-
ten pn-Übergang mit ND > NA
i - Upn

qND
+Q

-Q x
-qNA
E

-xp 0 xn x

Emax

Die physikalische Ursache der Diffusionskapazität ist, dass sich bei einer in Durch-
lassrichtung betriebenen Diode mit Änderung der Diodenspannung auch die Menge der
in den neutralen Gebieten gespeicherten Ladung ändert. Diese wächst mit zunehmender
Spannung und berechnet sich gemäß (2.11) zu

q  q
Cd D T IS exp Upn : (2.28)
kT kT

Mit T D 30 s, kT =q D 26 mV und IS D 39;2 fA erhalten wir die ebenfalls in Tab. 2.1

angegebenen Werte für die Diffusionskapazität, abhängig vom Arbeitspunkt. Es ist zu
erkennen, dass sowohl Sperrschichtkapazität als auch Diffusionskapazität mit steigender
Diodenspannung Upn ansteigen. Im Sperrbereich dominiert jedoch die Sperrschichtkapa-
zität, im Durchlassbereich hingegen überwiegt die Diffusionskapazität.

Lösung zu c. Maximale Feldstärke

Zur Veranschaulichung werden zunächst die ortsabhängigen Verläufe der Raumladungs-
dichte  und der elektrischen Feldstärke E bei einem abrupten pn-Übergang mit ND > NA
skizziert (Abb. 2.5). Die zugrunde liegenden physikalischen Effekte sind im Lehrbuch,
Abschn. 2.1 und 2.2 beschrieben. Wie in Abb. 2.5 zu sehen ist, ist die Raumladungsdich- 2.1
te in den neutralen Gebieten gleich null, da dort die Ladung der ionisierten Dotieratome 2.2
durch die freien Ladungsträger kompensiert wird. Innerhalb der Raumladungszone, wo
sich praktisch keine freien Ladungsträger befinden, ist die Raumladungsdichte näherungs-
26 2 Diode

weise durch die Dichte der ionisierten Dotieratome gegeben, also

 D qNA für  xp x<0;

 D CqND für 0 x xn : (2.29)

Da aus Neutralitätsgründen die Ladung Q in dem n- und dem p-Gebiet betragsmäßig

gleich groß ist, gilt
Q D qxn AND D qxp ANA : (2.30)
Daraus folgt unmittelbar
ND xn D NA xp ; (2.31)
d. h. die Raumladungszone dehnt sich um so weiter in das n- bzw. p-Gebiet aus, je geringer
die Dotierung dort ist. Die elektrische Feldstärke E erhalten wir durch Integration der
Raumladungsdichte  über dem Ort x, also
Z
1
E.x/ D  dx : (2.32)
"0 "r

Der betragsmäßig größte Wert Emax der Feldstärke wird bei x D 0 erreicht. Auswerten
des Integrals führt damit auf

Z0
1 qNA
Emax D E.0/ D .qNA / dx D  xp : (2.33)
"0 "r "0 "r
xDxp

Dabei beschreibt xp die Ausdehnung der Raumladungszone in das p-Gebiet. Diese können
wir gemäß (2.9) ausdrücken durch

ND
xp D w (2.34)
NA C ND

und erhalten somit aus (2.33)

q NA ND
Emax .Upn / D  [Link] /
"0 "r NA C ND
D 1:504  1012 Vm2 [Link] / : (2.35)

Die sich für die drei Arbeitspunkte ergebenden maximalen Feldstärken sind in Tab. 2.1
zusammengestellt. Es ist deutlich zu erkennen, dass mit zunehmender Sperrspannung über
dem pn-Übergang sich auch die Weite der Raumladungszone und damit die Menge der in
der Raumladungszone gespeicherten Ladung vergrößert. Damit steigt schließlich auch die
maximale Feldstärke betragsmäßig an.

S.m.i.L.E.: 2.1_pn-Übergang u. 2.1_Raumladungszone

2.3 pn-Übergang 27

Lösung zu d. Ortsabhängiger Verlauf der Ladungsträgerdichten

Die Verläufe der Ladungsträgerkonzentrationen ergeben sich aus den folgenden Überle-
gungen:

In den neutralen Bahngebieten, in hinreichendem Abstand zu der Raumladungszone,

sind die Ladungsträgerdichten gleich ihren Gleichgewichtswerten, d. h. pp0 D NA und
nn0 D ND sowie np0 D n2i =NA und pn0 D n2i =ND .
Aus (2.31) erhält man: xp =xn D ND =NA D 100, d. h. aufgrund der hohen Dotierung
des n-Gebietes gegenüber dem p-Gebiet ist die Ausdehnung der Raumladungszone in
das n-Gebiet gegenüber der in das p-Gebiet vernachlässigbar.
An den Rändern der Raumladungszone sind die Überschussdichten der Minoritätsträ-
ger gemäß (2.2) bzw. (2.3) von der angelegten Spannung Upn abhängig:
– Für Upn D 10 V ist die Diode in Sperrrichtung gepolt und die Ladungsträger-
dichten an den Rändern der Raumladungszone sinken auf sehr kleine Werte ab, so 2.2.1
dass für die Minoritätsladungsträgerdichten näherungsweise gilt np .xp /  0 bzw.
pn .xn /  0.
– Für Upn D 0 V entsprechen die Ladungsträgerdichten an den Rändern der Raumla-
dungszone den jeweiligen Gleichgewichtsdichten, d. h. es gilt für die Minoritätsla-
dungsträgerdichten np .xp / D np0 bzw. pn .xn / D pn0 .
– Für Upn D 0;563 V ist die Diode in Durchlassrichtung gepolt und die Ladungsträ-
gerdichten an den Rändern der Raumladungszone steigen auf sehr große Werte, so
dass für die Minoritätsladungsträgerdichten gilt np .xp /  np0 bzw. pn .xn / 
pn0 .
Aus Neutralitätsgründen ändern sich die Majoritätsträgerdichten in den neutralen
Gebieten an den Rändern der Raumladungszone um den gleichen Betrag wie die
Minoritätsträgerdichten.
Mit zunehmendem Abstand von der Raumladungszone nähern sich die Ladungsträ-
gerdichten exponentiell ihren Gleichgewichtswerten an. Die Abklingkonstante ist die
Diffusionslänge Ln bzw. Lp .

Damit ergeben sich die in Abb. 2.6 gezeigten Verläufe der Ladungsträgerdichten. Dabei
ist zu beachten, dass die Raumladungszone sehr stark verbreitert dargestellt ist. Die nä-
herungsweisen Verläufe der Ladungsträgerdichten innerhalb der Raumladungszone sind
gestrichelt dargestellt.

S.m.i.L.E.: 2.2_Diodenkennlinie
28 2 Diode

n,p
Raumladungszone

nno
ppo

Upn = - 10 V
npo
pno
np pn
x
-xp 0 xn
n,p

nno
ppo

Upn = 0 V
npo pn
np pno
x
-xp 0 xn
n,p

nno
ppo

Upn = 0,563 V np
ID = 100 uA npo pn
pno
x
-xp 0 xn

Abb. 2.6 Ortsabhängiger Verlauf der Ladungsträgerdichten bei einer Diode für unterschiedliche
Spannungen Upn (stark vereinfachte, nicht maßstabgerechte Darstellung)

2.4 Diodenschaltungen

Aufgabenstellung
Die in den Abb. 2.8 bis 2.10 gezeigten Diodenschaltungen sind zu untersuchen.
Dabei soll das Strom-Spannungsverhalten der Dioden zur Vereinfachung durch die
2.4 Diodenschaltungen 29

in Abb. 2.7 dargestellte Knickkennlinie mit der Schwellenspannung US D 0;7 V

angenähert werden.

a. Die in Abb. 2.8 gezeigte Schaltung werde mit dem sinusförmigen Eingangssignal
UE .t/ D 10 V sin.!t/ angesteuert. Die Kreisfrequenz ! sei beliebig. Skizzieren
Sie die sich ergebende Ausgangsspannung UA .t/.
b. Die Schaltung aus Abb. 2.9 werde mit dem sinusförmigen Eingangssignal UE .t/
aus Teilaufgabe a. angesteuert. Bestimmen Sie die Ausgangsspannung UA .t/.
Wie ändert sich die Ausgangsspannung, wenn parallel zum Widerstand R eine
sehr große Kapazität geschaltet wird?
c. Bestimmen Sie die Übertragungskennlinie UA D f .UE / der in Abb. 2.10 gezeig-
ten Schaltung mit R1 D 20 k , R2 D 10 k und R3 D 1 k für jUE j 5 V.

Abb. 2.7 Idealisierte Dioden- ΙD

kennlinie

Upn
US

Abb. 2.8 Eingangsschutz- +5V

schaltung
D1
R

UE(t) UA(t)
D2

Abb. 2.9 Brückenschaltung D1 D2

R UA(t)

UE(t) D3 D4
30 2 Diode

Abb. 2.10 Nichtlineare Schal- I1 R1

tung
I2 D
UE R2 I3 UA
R3

Lösung zu a. Eingangsschutzschaltung
Zur Untersuchung der Schaltung betrachten wir die folgenden drei Fälle:

Positive Halbwelle: Für UE > 5 V C US D 5;7 V leitet Diode D1 und D2 sperrt.

Dadurch wird UA auf konstant 5;7 V gehalten.
Negative Halbwelle: Für UE < US D 0;7 V leitet D2 und D1 sperrt. Dadurch wird
der Ausgang auf konstant 0;7 V gehalten.
Für 5;7 V UE 0;7 V sperren beide Dioden und UA ist gleich UE .

Aus diesen Überlegungen ergeben sich die in Abb. 2.11 gezeigten Spannungsverläufe.
Durch die Dioden wird die Ausgangsspannung auf Werte im Bereich 5;7 V UA
0;7 V begrenzt. Die Schaltung eignet sich also prinzipiell als Schutz vor Über- bzw.
Unterspannung (Eingangsschutzschaltung).

PSpice: 2_Eingangsschutzschaltung

Lösung zu b. Brückenschaltung

Positive Halbwelle: Für UE > 2US D 1;4 V leiten die Dioden D1 und D4 , während
D2 und D3 sperren. Dadurch fällt die Spannung UE , vermindert um 1;4 V (Schwellen-
spannung der beiden leitenden Dioden), am Widerstand R ab.

Abb. 2.11 Spannungsverläufe U(t) UE

bei der Eingangsschutzschal-
+10V UA
tung
+5,7V

-0,7V
t

-10V
2.4 Diodenschaltungen 31

Abb. 2.12 Spannungsverläufe U(t)

bei der Brückenschaltung UE
+10V 2US UA

-10V

Negative Halbwelle: Für UE < 2US D 1;4 V leiten die Dioden D2 und D3 , wäh-
rend D1 und D4 sperren. Dadurch wird die negative Halbwelle umgepolt und fällt,
vermindert um 1;4 V, am Widerstand R ab.
Für C1;4 V UE 1;4 V sperren alle vier Dioden und daher ist UA gleich null.

Aus diesen Überlegungen ergeben sich die in Abb. 2.12 gezeigten Spannungsverläufe. Zu
erkennen ist, dass das Eingangssignal gleichgerichtet wird, da die negative Halbwelle von
UE .t/ umgepolt wird. Aufgrund der Anordnung der Dioden nennt man diese Schaltung
auch Brückengleichrichter. Eine Kapazität C parallel zum Widerstand R bewirkt eine
Glättung des Ausgangssignals, so dass man bei hinreichend großer Zeitkonstante  D RC
quasi eine Gleichspannung von 10 V  2US D 8;6 V zur Verfügung hat. Die Schaltung ist
also prinzipiell zur Umwandlung von Wechselspannung in Gleichspannung geeignet.

PSpice: 2_Brückenschaltung

Lösung zu c. Nichtlineare Schaltung

Da die Schaltung aus Abb. 2.10 eine Diode D enthält, sind bei der Bestimmung der Über-
tragungskennlinie UA D f .UE / zwei Fälle zu unterscheiden (D leitet bzw. D sperrt).
Demzufolge wird die gesuchte Übertragungskennlinie aus zwei Geradenstücken mit un-
terschiedlicher Steigung bestehen, die sich in einem Knickpunkt berühren. Zunächst wird
die zu diesem Knickpunkt gehörige Eingangsspannung UE;S berechnet.
Der Knickpunkt der Übertragungskennlinie ist dadurch gegeben, dass in diesem Punkt
an der Diode eine Spannung von Upn D US anliegt und kein Strom durch die Diode fließt.
Der eine Teil der Übertragungskennlinie ist dann dadurch bestimmt, dass die Diode für
kleinere Werte von Upn sperrt, der andere Teil ergibt sich für den Fall, dass die Diode
leitet. Da im Knickpunkt der Übertragungskennlinie für Upn D US der Diodenstrom ID
gleich null ist, ist auch die über dem Widerstand R3 abfallende Spannung gleich null, so
dass über R2 die Schwellenspannung US der Diode anliegt. Durch Anwenden der Span-
nungsteilerregel erhalten wir
R2
UR2 D US D UE;S : (2.36)
R1 C R2
32 2 Diode

Durch Umstellen ergibt sich schließlich für die Eingangsspannung im Knickpunkt der
Kennlinie
R1 C R2
UE;S D US D 2;1 V : (2.37)
R2
Die beiden Teile der Übertragungskennlinie ergeben sich dadurch, dass die Diode für
UE UE;S sperrt und für UE > UE;S leitet. Im ersteren Fall erhalten wir aus der Schal-
tung mit Hilfe der Spannungsteilerregel

R2 UE
UA D UE D : (2.38)
R1 C R2 3

Für den Fall UE > UE;S ergibt sich aus der Schaltung die Beziehung

UA D UE  I1 R1 (2.39)

mit
I1 D I2 C I3 (2.40)
und
UA
I2 D (2.41)
R2
sowie
UA  US
I3 D : (2.42)
R3
Setzt man (2.40) bis (2.42) in (2.39) ein, erhält man
 
UA UA  US
UA D UE  C R1 : (2.43)
R2 R3

Auflösen nach UA ergibt schließlich

UE C US R
R
1
UE
UA D 3
D C 0;609 V : (2.44)
1C R R1
R2 C R3
1 23

Die entsprechende Übertragungskennlinie ist in Abb. 2.13 grafisch dargestellt. Zum Ver-
gleich wurde zusätzlich das Ergebnis der PSpice-Simulation eingezeichnet (gestrichelte
Linie).
Die Abweichungen zwischen Rechnung und Simulation sind dadurch zu erklären, dass
bei der Rechnung eine Knickkennlinie zur Beschreibung des Verhaltens der Diode ver-
wendet wurde, bei der Simulation hingegen ein Diodenmodell mit einer exponentiellen
Diodenkennlinie gemäß (2.4).

PSpice: 2_Nichtlineare Schaltung

2.5 Schaltverhalten 33

Abb. 2.13 Übertragungs- UA

kennlinie der nichtlinearen
Schaltung aus Abb. 2.10 2V
Rechnung
Simulation
0,7V

-5V 2,1V 5V UE

-2V

2.5 Schaltverhalten

Aufgabenstellung
Die in Abb. 2.14 dargestellte Gleichrichterschaltung mit R1 D 100 und R2 D
1 k werde mit dem gezeigten Rechteckimpuls UE .t/ mit UF D 2 V und UR D
12 V angesteuert. Von der Diode D1 seien folgende Daten bekannt:

Transitzeit: T D 11;54 ns,

Sperrschichtkapazität bei Upn D 0 V: Cj 0 D 4 pF.

Bei der Diode können die ohmschen Widerstände der Kontakte und der neutralen
Bahngebiete vernachlässigt werden. Weiterhin soll zur Vereinfachung die Sperr-
schichtkapazität Cj als spannungsunabhängig angenommen und mit dem Wert
Cj D Cj 0 angenähert werden.
Skizzieren Sie den Diodenstrom ID .t/ unter Berücksichtigung des Ladungs-
speicherverhaltens der Diode. Durch welche Zeitkonstanten wird das Ein- bzw.
Ausschalten charakterisiert? Wie ändert sich der Diodenstrom, wenn anstelle der
Diode D1 eine Diode D2 mit einer um den Faktor 10 größeren Transitzeit verwen-
det wird?

R1 D1 I (t)
UE(t) D

UF
Upn(t)
100ns 300ns t R2 UA(t)
UE(t)

UR

Abb. 2.14 Gleichrichterschaltung mit rechteckförmigem Eingangssignal

 34 2 Diode

Abb. 2.15 Das Ersatzschalt- A

bild der Diode besteht aus ID
einer Stromquelle zur Be-
schreibung des statischen Cd+Cj
Verhaltens sowie einer Kapazi-
tät Cd C Cj zur Beschreibung ID,pn ID,Q
des dynamischen Verhaltens.
Der Widerstand RS beschreibt
die ohmschen Widerstände der Rs
Kontakte und der neutralen
Bahngebiete K

Lösung
Zur Beschreibung des statischen und dynamischen Verhaltens der Diode wird das in
Abb. 2.15 gezeigte Ersatzschaltbild aus dem Lehrbuch, Abschn. 2.3.2 verwendet. Dabei
ist im vorliegenden Fall der Widerstand RS gleich null, da laut Aufgabenstellung die ohm-
schen Widerstände der Kontakte und der neutralen Bahngebiete vernachlässigt werden
2.3.2 können. Die Stromquelle ID;pn repräsentiert die Diodengleichung (2.4) und beschreibt
den Diodenstrom im stationären Fall, die Kapazitäten Cd und Cj beschreiben den dy-
namischen Stromanteil, der durch eine zeitliche Änderung der Diodenladung verursacht
wird.
Zur Bestimmung des Diodenstroms ID .t/ bilden wir zunächst den Maschenumlauf in
der Schaltung nach Abb. 2.14 und erhalten

UE .t/  Upn .t/

ID .t/ D : (2.45)
R1 C R2

Für t < 100 ns ist laut Aufgabenstellung UE .t/ D UR D 12 V, so dass die Diode sperrt.
Da der in Sperrpolung fließende Strom sehr klein ist, kann der Spannungsabfall über den
Widerständen R1 und R2 vernachlässigt werden. Über der Diode liegt daher in sehr guter
Näherung die gesamte Spannung von Upn .t/ D UR D 12 V an.
Zur Zeit t D 100 ns wird die Eingangsspannung auf UE .t/ D UF D 2 V geändert. Da
die Diode im Wesentlichen ein kapazitives Verhalten zeigt, kann sich die Diodenspannung
nicht abrupt ändern. Zum Umschaltzeitpunkt t1 D 100 ns liegen daher zunächst weiterhin
Upn D 12 V über der Diode an und nach (2.45) fließt ein relativ großer Strom von

UF  Upn .t1 / C2 V  .12 V/

ID .t1 / D D D 12;7 mA ; (2.46)
R1 C R2 R1 C R2

der zum Umladen der Diodenkapazität führt. Dadurch steigt die Spannung Upn über der
Diode und der Strom ID wird nach (2.45) immer kleiner, bis sich ein stationärer Zustand
einstellt. Nimmt man in guter Näherung einen Endwert der Diodenspannung von Upn 
2.5 Schaltverhalten 35

C0;7 V an, so beträgt der fließende Strom gegen Ende des Einschaltvorganges

UF  0;7 V
ID D IF D D 1;18 mA : (2.47)
R1 C R2

Der zeitliche Verlauf des Einschaltvorganges wird durch das Umladen der Diodenkapa-
zität bestimmt. Dabei kann man davon ausgehen, dass zunächst die Sperrschichtkapazität
dominiert und die Diffusionskapazität erst dann beginnt eine Rolle zu spielen, wenn die
Diode bereits in Durchlassrichtung gepolt ist. Der wesentliche Teil des Einschaltvorgan-
ges wird also durch die Sperrschichtkapazität bestimmt, die während dieser Zeit von
Upn D 12 V bis auf einen Endwert von Upn  0;7 V umgeladen wird. Da, wie in
der Aufgabenstellung beschrieben, die Sperrschichtkapazität während des Umladens als
konstant angenommen werden soll, erfolgt die Umladung mit der RC-Zeitkonstanten

 D Cj .R1 C R2 / D 4 pF  1;1 k D 4;4 ns : (2.48)

Die Diffusionskapazität Cd wird erst aufgeladen, wenn die Diode in Durchlassrichtung

gelangt ist; die darin gespeicherte Ladungsmenge bestimmt sich nach (2.12) zu Qd D
T IF .
Zum Umschaltzeitpunkt t2 D 300 ns springt die Eingangsspannung wieder auf
UE .t/ D UR D 12 V. Bevor die Diode jedoch in den Sperrzustand übergehen kann,
muss die in der Diode gespeicherte Diffusionsladung vollständig ausgeräumt werden (ers-
te Phase des Ausschaltvorganges). Während dieser so genannten Speicherzeit tS bleibt
die Diodenspannung bei Upn  0;7 V, so dass gemäß (2.45) ein konstanter Rückstrom

UR  0;7 V
IR D D 11;5 mA (2.49)
R1 C R2

fließt. Der Ladungsabbau erfolgt dabei sowohl durch Rekombination der Ladung als auch
durch das Ausräumen der Ladung durch den Diodenstrom. Ist der Strom während des Ab-
schaltens groß gegenüber dem Strom im eingeschalteten Zustand, kann der Ladungsabbau
durch Rekombination vernachlässigt werden, und der Ladungsabbau der in der Diode ge-
speicherten Diffusionsladung Qd D T IF erfolgt allein durch den Rückstrom. Die dazu
nötige Speicherzeit berechnet somit nach (2.13) zu

IF
tS;1 D  T  1;2 ns : (2.50)
IR

Nach Ablauf der Speicherzeit beginnt die zweite Phase des Ausschaltvorganges, in wel-
cher die Diode in den Sperrzustand übergeht, d. h. die Sperrschichtkapazität Cj wird von
Upn  0 V auf Upn D UR D 12 V umgeladen. Diese Umladung bewirkt eine exponen-
tielle Abnahme des Diodenstromes mit der Zeitkonstanten  D Cj .R1 C R2 / bis hin zum
Endwert ID  0.
36 2 Diode

UE(t)
UF
100 300
t/ns

UR

Upn(t)
0,7V
τ t
τ τ
UR

tS,1
ID(t)
ID,MAX tS,2

τ D1 D2
IF
t
τ τ
IR

Abb. 2.16 Strom- und Spannungsverläufe bei der Gleichrichterschaltung aus Abb. 2.14

Die sich aus diesen Überlegungen ergebenden Verläufe von Upn .t/ und ID .t/ sind in
Abb. 2.16 dargestellt. Wird anstelle der Diode D1 eine Diode D2 mit einer um den Fak-
tor 10 größeren Transitzeit verwendet, vergrößert sich die Speicherzeit um den gleichen
Faktor (d. h. tS;2  12 ns), ansonsten bleiben die zeitlichen Verläufe der einzelnen Größen
unverändert.

PSpice: 2_Schaltverhalten
Bipolartransistor
3

3.1 Formelsammlung (npn-Transistor)

Die hier aufgeführten Formeln gelten für npn-Transistoren. Für pnp-Transistoren ergeben
sich analoge Beziehungen.

Transfersättigungsstrom
A q DnB nB0
IS D (3.1)
xB

Transistor im normalen Verstärkerbetrieb

Kollektorstrom (ohne Berücksichtigung des Early-Effektes)
h  q i
IC D IS exp UBE  1 (3.2)
kT

Kollektorstrom (unter Berücksichtigung des Early-Effektes)

h  q i UBC

IC .UBC / D IS exp UBE  1 1  (3.3)
kT UAN

Basisstrom
IS h  q i
IB D exp UBE  1 (3.4)
BN kT
Stromverstärkung
IC DnB NDE LpE
BN D D (3.5)
IB DpE NAB xB

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 37

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
38 3 Bipolartransistor

Transistor im inversen Verstärkerbetrieb

Emitterstrom h  q i
IE D IS exp UBC  1 (3.6)
kT
Basisstrom
IS h  q i
IB D exp UBC  1 (3.7)
BI kT
Stromverstärkung
IE DnB NDC LpC
BI D D (3.8)
IB DpC NAB xB

Kleinsignalgrößen im normalen Verstärkerbetrieb

Steilheit (mit der Temperaturspannung UT D kT =q)

q IC;A
gm D IC;A D (3.9)
kT UT

Kleinsignalstromverstärkung
ˇN  BN (3.10)
Eingangsleitwert
1 gm IC;A
g D D D (3.11)
r ˇN ˇN UT
Ausgangsleitwert
1 IC;A
g0 D D (3.12)
r0 UAN C UCE;A
Kapazität des Basis-Emitter-Übergangs (Diffusionskapazität)

CBE D Cd;BE D N gm (3.13)

Kapazität des Basis-Kollektor-Übergangs (Sperrschichtkapazität)

 MBC
UBC;A
CBC D Cj;BC D Cj 0;BC 1 (3.14)
˚i;BC

(Bei einem abrupten Basis-Kollektor-Übergang ist der Kapazitätskoeffizient MBC D 1=2.

Damit ergibt sich für CBC nach Umformungen eine analoge Beziehung wie für die Sperr-
schichtkapazität der Diode mit abruptem pn-Übergang).

Transitfrequenz
gm
!T D (3.15)
CBE C CBC
3.2 Verständnisfragen zum Bipolartransistor 39

3.2 Verständnisfragen zum Bipolartransistor

Aufgabenstellung

a. Erklären Sie, warum bei der Ableitung der Transistorgleichungen der Minoritäts-
trägerverteilung in der Basis eine besondere Bedeutung zukommt. Skizzieren Sie
diese Verteilung jeweils für den Normalbetrieb, den Sättigungsbetrieb und den
Inversbetrieb.
b. Erklären Sie die Verstärkerwirkung des Bipolartransistors, d. h. beschreiben Sie
die physikalischen Effekte, die dazu führen, dass mit einem kleinen Basisstrom
ein großer Kollektorstrom gesteuert werden kann.
c. Lässt sich ein Bipolartransistor, der aus zwei gegeneinander geschalteten pn-
Übergängen besteht, durch zwei entsprechend verschaltete, einzelne pn-Dioden
(Abb. 3.1) nachbilden?

B
E C

Abb. 3.1 Nachbildung eines Bipolartransistors durch zwei gegeneinander geschaltete pn-
Dioden

d. Erklären Sie die Funktionsweise eines pnp-Transistors mit Hilfe des Bänderdia-
gramms.
e. Aus dem in Abb. 3.2 dargestellten Ausgangskennlinienfeld eines Bipolartransis-
tors ist zu erkennen, dass der Kollektorstrom mit steigender Kollektor-Emitter-
Spannung leicht ansteigt. Dieser i. d. R. unerwünschte Effekt wird Early-Effekt
genannt.

Abb. 3.2 Ausgangskennlini- IC

enfeld eines Bipolartransistors mA IB= 30 μA

5
IB= 20 μA

IB= 10 μA

UCE
0 10 20 V

Nennen Sie die physikalische Ursache für diesen Effekt. Wie wirkt sich der
Early-Effekt auf den Ausgangswiderstand des Transistors aus? Bestimmen Sie
 40 3 Bipolartransistor

die Early-Spannung UAN aus dem Ausgangskennlinienfeld. Wie müssen die Do-
tierungen von Basis und Kollektor im Verhältnis zueinander gewählt werden, um
die Auswirkungen des Early-Effektes möglichst gering zu halten?
PSpice: 3_BJT-Ausgangskennlinie

f. Bei realen Transistoren ist die Stromverstärkung BN nicht konstant, sondern u. a.

vom Kollektorstrom IC abhängig. Skizzieren Sie den Verlauf BN D f .IC / und
nennen Sie die Gründe für die Abweichungen vom idealen Verhalten.
g. Was ist die physikalische Ursache dafür, dass bei einem Transistor ein bestimm-
ter Wert der Sperrspannung UBC nicht überschritten werden darf?

Lösung zu a. Ladungsträgerverteilung in der Basis

Allgemein lässt sich an einem pn-Übergang der Strom aus den Steigungen der Mino-
ritätsladungsträgerdichten an den Rändern der Raumladungszone berechnen. Um also
z. B. bei einem npn-Transistor den Kollektorstrom zu bestimmen, der im Wesentlichen
2.2.1 von Elektronen getragen wird, muss die Steigung der Elektronendichte am basisseitigen
Rand der Basis-Kollektor-Raumladungszone betrachtet werden. Der Verlauf der Minori-
tätsträgerdichte in der Basis, im Fall des npn-Transistors also der der Elektronen, ergibt
sich dabei aus folgenden Überlegungen: Die Ladungsträgerdichten an den Rändern einer
Raumladungszone hängen über eine Exponentialfunktion von der am Übergang angeleg-
ten Spannung ab. Ist der Transistor also im Normalbetrieb (UBE > 0, UBC < 0), so liegt
am Basis-Emitter-Übergang eine positive Spannung und die Elektronendichte am basis-
3.2.1 seitigen Rand der Basis-Emitter-Raumladungszone ist entsprechend hoch. Ähnliches gilt
für den Basis-Kollektor-Übergang, an dem jedoch eine negative Spannung anliegt. Die
Elektronendichte am basisseitigen Rand der Basis-Kollektor-Raumladungszone ist daher
entsprechend gering. Da die Basis bei einem Bipolartransistor in der Regel sehr kurz ist,
kann die Rekombination innerhalb der Basis vernachlässigt und die Elektronenverteilung
in der Basis durch eine Gerade angenähert werden, deren Steigung ein Maß für den Kol-
lektorstrom ist. Trägt man nun die Minoritätsladungsträger in der Basis eines Transistors
für die verschiedenen Betriebsarten, d. h. Normalbetrieb (UBE > 0, UBC < 0), Sättigungs-
betrieb (UBE > 0, UBC > 0) und Inversbetrieb (UBE < 0, UBC > 0) auf, ergeben sich die
in Abb. 3.3 gezeigten Verläufe. Abhängig von den an den Transistor angelegten Spannun-
gen ändert sich also die Minoritätsladungsträgerverteilung in der Basis und damit auch
der Kollektorstrom.

S.m.i.L.E.: 3.2_BJT-Kennlinienfeld
3.2 Verständnisfragen zum Bipolartransistor 41

np np np
nB
⎧ nB
Steigung ~ ΙC ⎧ ⎩ ⎩
⎨ ⎨
~e
UBE UBE
~e
⎨ UBC nB ⎨ UBC
⎧ ~e ⎧ ~e

np0 ⎩ np0 ⎩ np0

0 xB x 0 xB x 0 xB x

Abb. 3.3 Minoritätsträgerverteilung in der Basis eines npn-Transistors im Normalbetrieb (links),

Sättigungsbetrieb (Mitte) und Inversbetrieb (rechts). Der Kollektorstrom ist jeweils proportional der
Steigung der Elektronenverteilung in der Basis

Abb. 3.4 npn-Transistor UBE=0,7V

im Normalbetrieb. Durch
Anlegen einer positiven Basis-
Emitter-Spannung geht der ΙB>0
Basis-Emitter-Übergang in
Durchlassrichtung und es flie-
Diffusion Drift
ßen Ladungsträger durch den ΙE<0 ΙC>0
Transistor Rek. Diffusion

n-Emitter p-Basis n-Kollektor

UCE=5V

Lösung zu b. Stromverstärkung
Die Verstärkerwirkung eines Bipolartransistors, z. B. eines npn-Transistors, beruht auf der
Tatsache, dass im Normalbetrieb (UBE > 0, UBC < 0) die Steigung der Minoritätsträ-
gerverteilung in der Basis und damit der Kollektorstrom sehr groß ist (vgl. Teilaufgabe
a.). Je kleiner die Basisweite xB ist, desto größer wird unter sonst gleichen Bedingungen
der Kollektorstrom und damit auch die Stromverstärkung. Umgekehrt verringert sich die
Verstärkerwirkung, wenn die Basisweite xB vergrößert wird.
Die wesentlichen Stromanteile eines npn-Transistors in Normalbetrieb sind in Abb. 3.4
dargestellt. Über den in Durchlassrichtung gepolten Basis-Emitter-Übergang diffundieren
zum einen Löcher von der Basis in den Emitter (kleiner Pfeil) und zum anderen Elek-
tronen von dem Emitter in die Basis (großer Pfeil). Ersteres ist Ursache für den relativ
kleinen Basisstrom IB , letzteres liefert den Kollektorstrom, der wegen der in Teilaufgabe
a. beschriebenen Mechanismen sehr große Werte annehmen kann.

S.m.i.L.E.: 3.1_Bipolartransistor
42 3 Bipolartransistor

W W
WC WC

WF,C
WV WV
-q UCE -q UCE
WF,E -q UBE
WF,B

Emitter Basis Kollektor Emitter Basis Kollektor

x x

Abb. 3.5 Linke Bildhälfte: Bänderdiagramm des pnp-Transistors bei UBE D 0 V und UCE < 0 V.
Die Potenzialbarriere zwischen Emitter und Basis verhindert, dass sich Löcher vom Emitter zum
Kollektor bewegen können. Rechte Bildhälfte: Durch Anlegen einer Spannung UBE < 0 V wird die
Potenzialbarriere verkleinert und die Löcher aus dem Emitter können über die Basis in den Kollektor
gelangen

Lösung zu c. Diodennachbildung
Nein. Begründung: Das in Teilaufgabe a. behandelte Funktionsprinzip des Bipolartran-
sistors setzt voraus, dass die in die Basis injizierten Ladungsträger durch diese hindurch-
diffundieren, ohne zu rekombinieren. Bei der in Abb. 3.1 gezeigten Anordnung rekom-
binieren die vom Emitter injizierten Ladungsträger jedoch entweder bereits innerhalb der
Basis-Emitter-Diode oder aber an dem Metallkontakt, mit dem die beiden Basisgebiete
verbunden sind. Es gelangen also keine Elektronen vom Emitter in den Kollektor; der
Transistoreffekt stellt sich nicht ein.

Lösung zu d. Bänderdiagramm
Nach Anwendung der im Lehrbuch, Abschn. 2.4.1 beschriebenen Konstruktionsregeln er-
hält man das in Abb. 3.5 (links) gezeigte Bänderdiagramm für einen pnp-Transistor bei
UBE D 0 V und UCE < 0 V. Entsprechend verlaufen die Ferminiveaus WF;E im Emit-
ter und WF;B in der Basis auf einem Niveau; das Ferminiveau WF;C im Kollektor ist um
q UCE angehoben. Da die Ladungsträger stets versuchen, den Zustand niedrigster Ener-
gie anzunehmen, streben Elektronen im Bänderdiagramm nach unten und Löcher nach
oben. Deutlich ist zu erkennen, dass in dem dargestellten Fall der Basis-Emitter-Übergang
eine Potenzialbarriere darstellt, die verhindert, dass Löcher vom Emitter durch die Basis
in den energetisch niedriger gelegenen Kollektor gelangen können, d. h. der Transistor
sperrt.
Wird nun eine negative Spannung an die Basis gegenüber dem Emitter angelegt
(Abb. 3.5, rechts), so verschiebt sich das Ferminiveau WF;B in der Basis um q UBE nach
oben und die Potenzialbarriere verringert sich, so dass nun Löcher vom Emitter in den
Kollektor gelangen können, d. h. der Transistor leitet.

S.m.i.L.E.: 3.4_Bipolartransistor
3.2 Verständnisfragen zum Bipolartransistor 43

Abb. 3.6 Eine Erhöhung der Basis-Kollektor-Raumladungszone

negativen Basis-Kollektor-
Spannung führt zu einer E B C E B C
Vergrößerung der Basis-
Kollektor-Raumladungszone. nB nB
Dadurch nimmt die Steigung
der Minoritätsträgerverteilung
in der Basis zu, so dass der
Kollektorstrom ansteigt -xE 0 xB x -xE 0 xB x
UBC=0 UBC<0

Lösung zu e. Early-Effekt
Die Ursache für den Early-Effekt ist die sog. Basisweitenmodulation. Dies bedeutet, dass
eine Änderung der über dem Basis-Kollektor-Übergang anliegenden Sperrspannung zu
einer Änderung der Weite der Basis-Kollektor-Raumladungszone und damit zu einer Än-
derung der effektiven Basisweite xB führt (Abb. 3.6). Dadurch ändert sich die Steigung der
Ladungsträgerverteilung in der Basis und somit auch der zu dieser Steigung proportionale
Kollektorstrom.
Der Ausgangswiderstand r0 des Transistors ist gleich dem Kehrwert der Steigung der
Ausgangskennlinie im jeweiligen Arbeitspunkt A, also
ˇ
@UCE ˇˇ
r0 D : (3.16)
@IC ˇA
Je stärker der Strom IC mit steigender Spannung UCE ansteigt, desto geringer ist der Aus-
gangswiderstand. Ohne Early-Effekt, d. h. mit horizontal verlaufenden Ausgangskennli-
nien, ergäbe sich ein unendlich hoher Ausgangswiderstand und somit das Verhalten einer
idealen Stromquelle.
Die Early-Spannung UAN kann auf grafischem Wege aus dem Ausgangskennlinienfeld
eines Transistors bestimmt werden. Gemäß dem Lehrbuch schneiden die Verlängerun-
gen der Kennlinien IC D f .UBC / im normalen Verstärkerbetrieb die Spannungsachse
bei UAN . Da UAN i. d. R. relativ groß ist und sich die Spannungen UBC und UCE ledig-
lich um die Basis-Emitter-Spannung von UBE  0;7 V unterscheiden, kann die grafische
Bestimmung in guter Näherung auch aus dem Ausgangskennlinienfeld IC D f .UCE / er- 3.2.5
folgen. Wie in Abb. 3.7 zu erkennen ist, ergibt sich in dem gezeigten Beispiel für die
Early-Spannung ein Wert von
UAN  75 V : (3.17)
Wird der Kollektor deutlich schwächer dotiert als die Basis, so dehnt sich gemäß (2.8)
bzw. (2.9) die Basis-Kollektor-Raumladungszone hauptsächlich in das Kollektorgebiet
aus. Die Folge ist eine geringere Modulation der effektiven Basisweite und somit eine
geringere Abhängigkeit des Kollektorstromes IC von der Spannung UBC bzw. UCE .

S.m.i.L.E.: 3.2_BJT-Kennlinienfeld
 44 3 Bipolartransistor

Abb. 3.7 Die Verlängerun- IC

gen der Ausgangskennlinien mA
im normalen Verstärkerbetrieb 5
schneiden die Spannungsachse
bei der (negativen) Early-
Spannung

-UAN UCE
-80 -60 -40 -20 0 20 V

Abb. 3.8 Stromverstärkung BN

BN eines realen Transistors in
1000
Abhängigkeit vom Kollektor-
strom IC 100

10

-5 -4 -3 -2
10 10 10 10 ΙC
A

Lösung zu f. Stromverstärkung
In Abb. 3.8 ist die Stromverstärkung BN eines realen Transistors in Abhängigkeit vom
Kollektorstrom IC dargestellt. Es ist zu erkennen, dass die Stromverstärkung für sehr klei-
ne und sehr große Kollektorströme abnimmt.
Die Ursache dafür ist, dass bei sehr kleinen Strömen u. a. die Rekombination von
Ladungsträgern in der Basis-Emitter-Raumladungszone zunehmend ins Gewicht fällt, wo-
durch die Stromverstärkung absinkt. Bei sehr großen Strömen tritt starke Injektion an den
pn-Übergängen auf, was zu einem kleineren Kollektorstrom führt, so dass die Stromver-
stärkung geringer wird.

Lösung zu g. Sperrspannung
Die maximale Sperrspannung UBC , die man an einen Transistor anlegen kann, wird durch
das Durchbruchverhalten des Basis-Kollektor-Übergangs bestimmt. Bei hinreichend ho-
her Spannung UBC tritt in der Basis-Kollektor-Raumladungszone Ladungsträgermultipli-
kation durch den so genannten Lawineneffekt auf, was zu einem starken Anstieg des
Kollektorstromes IC führt. Dadurch kann es zu einer Überschreitung der maximal zu-
2.3.4 lässigen Verlustleistung und somit zur Zerstörung des Transistors kommen (so genannter
thermischer Durchbruch).
3.3 npn-Transistor 45

3.3 npn-Transistor

Aufgabenstellung
Gegeben sei ein npn-Transistor aus Silizium mit folgenden Daten:

Dotierung: NDE D 2  1018 cm3 , NAB D 1017 cm3 , NDC D 1016 cm3 ,
Diffusionslängen: LpE D 2 m, LpC D 3 m,
Transitzeit im Normalbetrieb: N D 30 ps,
effektive Fläche: A D 1000 m2 ,
Early-Spannung: UAN D 50 V.

Die pn-Übergänge des Transistors können als abrupt angenommen werden. Der
Transistor werde bei Raumtemperatur (T D 300 K) im Arbeitspunkt UBE D 0;7 V,
UCE D 5 V betrieben (Abb. 3.9).

Abb. 3.9 npn-Transistor mit

angelegten Spannungen UBE ΙC
und UCE ΙB
UCE
UBE
ΙE

a. Im Arbeitspunkt fließt ein Kollektorstrom von 1 mA. Berechnen Sie die Basis-
weite des Transistors.
b. Wie groß ist die statische Stromverstärkung des Transistors? Wie ändert sich
dieser Wert, wenn in der gegebenen Schaltung Kollektor- und Emitteranschluss
miteinander vertauscht werden?
c. Zeichnen Sie das Kleinsignalersatzschaltbild des Transistors im gegebenen
Arbeitspunkt und bestimmen Sie die Werte der darin enthaltenen Elemente.
Welchem Zweck dient das Kleinsignalersatzschaltbild und welchen Einschrän-
kungen unterliegt es?
d. Skizzieren Sie die Minoritätsladungsträgerverteilung im Transistor für den
gegebenen Arbeitspunkt. Berechnen Sie die Konzentration der Minoritätsla-
dungsträger in den neutralen Bahngebieten des Transistors und an den Rändern
der pn-Übergänge.
 46 3 Bipolartransistor

Lösung zu a. Basisweite
Die Basisweite xB des Transistors lässt sich aus der Stromgleichung des Bipolartransistors
(3.2) h  q i
IC D IS exp UBE  1 (3.18)
kT
und der Beziehung (3.1) für den Transfersättigungsstrom

A q DnB nB0
IS D (3.19)
xB

bestimmen. Ineinander Einsetzen und Auflösen der beiden Beziehungen ergibt

A q DnB nB0 h  q i
xB D exp UBE  1 : (3.20)
IC kT

Der Diffusionskoeffizient DnB berechnet sich mittels (1.11). Mit der Temperaturspannung
UT D kT =q D 26 mV erhalten wir

kT
DnB D n D 3;510  103 m2 s1 : (3.21)
q

Für die Gleichgewichtsdichte nB0 der Elektronen in der Basis gilt gemäß (1.9)

n2i .1;5  1010 cm3 /2

nB0 D D D 2;25  103 cm3 D 2;25  109 m3 : (3.22)
NAB 1017 cm3

Mit (3.20) bis (3.22) und A D 109 m2 , IC D 1 mA sowie UBE D 0;7 V ergibt sich
schließlich die Basisweite des Transistors zu

xB D 622 nm : (3.23)

Lösung zu b. Stromverstärkung
Die statische Stromverstärkung im Normalbetrieb berechnet sich nach (3.5) zu

IC DnB NDE LpE

BN D D : (3.24)
IB DpE NAB xB

Mit (1.11) ergibt sich DnB =DpE D 2;813. Weiterhin gilt NDE =NAB D 20 und mit Hilfe
der in Teilaufgabe a. berechneten Basisweite erhalten wir LpE =xB D 3;215. Daraus ergibt
3.2.1 sich schließlich

BN D 2;813  20  3;215
D 181 : (3.25)
3.3 npn-Transistor 47

Abb. 3.10 Kleinsi- iB B CBC iC C

gnalersatzschaltbild des
Bipolartransistors mit Kapa-
zitäten zur Beschreibung des uBE rπ r0 uCE
CBE gm uBE
dynamischen Verhaltens
E

Werden in der Schaltung von Abb. 3.9 die Anschlüsse von Kollektor und Emitter
miteinander vertauscht, ist der Basis-Kollektor-Übergang in Durchlassrichtung und der
Basis-Emitter-Übergang in Sperrrichtung gepolt, d. h. der Transistor arbeitet im inversen
Verstärkerbetrieb. Die Stromverstärkung für diese Betriebsart berechnet sich nach (3.8) zu

IE DnB NDC LpC 3.2.2

BI D D
IB DpC NAB xB
D 1;36 (3.26)

mit DnB =DpC D n =p D 2;813, NDC =NAB D 0;1 und LpC =xB D 4;823.
Die Stromverstärkung eines Transistors im Inversbetrieb ist also deutlich kleiner als
im Normalbetrieb. Grund dafür ist, dass die Transistorparameter, insbesondere die Dotie-
rungsdichten, so gewählt sind, dass sich im Normalbetrieb eine maximale Stromverstär-
kung ergibt.

Lösung zu c. Kleinsignalersatzschaltbild
Als Kleinsignalersatzschaltbild für den Transistor können wir die in Abb. 3.10 gezeigte
Schaltung aus dem Lehrbuch, Abschn. 3.3.3 verwenden. Die darin enthaltenen Elemente
können mit Hilfe von (3.9) bis (3.14) berechnet werden.
3.3.3
Steilheit:
q 1
gm D IC;A D 1 mA D 38;46 mS ; (3.27)
kT 26 mV

Kleinsignalstromverstärkung:
ˇN  BN D 181 ; (3.28)
Eingangswiderstand:

ˇN
r D D 4;7 k ; (3.29)
gm

Ausgangswiderstand:

UAN C UCE;A 50 V C 5 V
r0 D D D 55 k : (3.30)
IC;A 1 mA
48 3 Bipolartransistor

Die Kapazität des Basis-Emitter-Übergangs ergibt sich allein aus der Diffusionskapazität,
da diese bei dem in Durchlassrichtung gepolten Übergang gegenüber der Sperrschichtka-
pazität dominiert. Wir erhalten demnach

CBE D N gm D 30 ps  38;46 mS D 1;15 pF : (3.31)

Die Kapazität des in Sperrrichtung betriebenen Basis-Kollektor-Übergangs ist allein durch

die Sperrschichtkapazität gegeben, die sich nach (3.14) zu
 MBC
UBC;A
CBC D Cj 0;BC 1 (3.32)
˚i;BC

berechnet. Da der Basis-Kollektor-Übergang als abrupt angenommen werden soll, ist

der Kapazitätskoeffizient MBC D 1=2. Die Diffusionsspannung des Basis-Kollektor-
Übergangs ergibt sich mit (2.1) zu

kT NAB NDC 1017 cm3  1016 cm3

˚i;BC D ln D 26 mV ln D 0;757 V : (3.33)
q 2
ni .1;5  1010 cm3 /2

Die Berechnung von Cj 0;BC (Sperrschichtkapazität des Basis-Kollektor-Übergangs bei

UBC D 0 V) erfolgt mit Hilfe von (2.10) und (2.7). Zunächst wird die Weite der Raum-
ladungszone des Basis-Kollektor-Übergangs ermittelt. Aus (2.7) folgt mit Upn D UBC D
0 V und "r D 11;9 für Silizium
s  
2"0 "r 1 1
wD C ˚i;BC
q NAB NDC
p
D 1;317  109 V1 m1  1;1  1022 m3  0;757 V
D 331 nm : (3.34)

Daraus ergibt sich mit (2.10)

A"0 "r 109 m2  8;854  1012 A s V1 m1  11;9

Cj 0;BC D D D 0;318 pF : (3.35)
w 331  109 m

Mittels (3.32) kann schließlich die Kapazität des Basis-Kollektor-Übergangs im Arbeits-

punkt (UBC;A D 4;3 V) berechnet werden. Dies führt auf

 MBC   1
UBC;A 4;3 V  2
CBC D Cj 0;BC 1 D 0;318 pF 1 
˚i;BC 0;757 V
D 0;123 pF : (3.36)
3.3 npn-Transistor 49

np, pn

n-Emitter n-Kollektor

nB
pE
pC
pC0
pE0 nB0
-xE 0 xB xC x

Abb. 3.11 Die Minoritätsladungsträgerverteilung an dem Basis-Emitter- bzw. dem Basis-Kollektor-

Übergang im Transistor entspricht jeweils der einer in Durchlass- bzw. Sperrrichtung gepolten Diode

Mit dem Kleinsignalersatzschaltbild kann das Verhalten eines Bauelements (oder einer
Schaltung) bei Ansteuerung mit kleinen Signalen um einen Arbeitspunkt herum unter-
sucht werden. Da sich das Kleinsignalersatzschaltbild durch Linearisieren der Großsignal-
beschreibung um einen festen Arbeitspunkt herum ergibt, gilt es nur für den jeweiligen
Arbeitspunkt und nur für die Ansteuerung mit kleinen Signalen.

Lösung zu d. Minoritätsladungsträgerverteilung
Die Minoritätsladungsträgerverteilung an dem Basis-Emitter- bzw. dem Basis-Kollektor-
Übergang im Transistor entspricht jeweils der einer in Durchlass- bzw. Sperrrichtung
gepolten Diode. Es kann also auf die Ergebnisse des Abschnitts 2.3 (Teilaufgabe d.)
zurückgegriffen werden. Somit ergibt sich die in Abb. 3.11 dargestellte Verteilung der
Minoritätsträger im Transistor. 3.1.2
Durch die Injektion von Elektronen aus dem Emitter nimmt die Elektronendichte nB
am linken Rand der Basis (x D 0) sehr hohe Werte an, während am rechten Rand der Basis
(x D xB ) die Elektronendichte sehr gering ist, da dort die Elektronen in den Kollektor
abgesaugt werden. Da die Basis des Bipolartransistors in der Regel sehr kurz ist, ergibt
sich innerhalb der Basis ein näherungsweise linearer Verlauf für die Elektronendichte.
In den neutralen Bahngebieten des Transistors, in hinreichendem Abstand zu den
Raumladungszonen, ist die Konzentration der Minoritätsladungsträger gleich der jeweili-
gen Gleichgewichtsdichte. Mit Hilfe von (1.7) bzw. (1.9) ergibt sich

n2i
pE0 D D 1;125  102 cm3 ;
NDE
n2
nB0 D i D 2;250  103 cm3 ;
NAB
n2
pC 0 D i D 2;250  104 cm3 : (3.37)
NDC
50 3 Bipolartransistor

An den Rändern der beiden pn-Übergänge können die Überschussdichten der Minoritäts-
träger mit Hilfe von (2.2) bzw. (2.3) berechnet werden. Mit UBE D 0;7 V, UBC D 4;3 V
und kT =q D 26 mV ergibt sich
h  q i
pE0 .xE / D pE0 exp UBE  1  pE0  4;9  1011 ;
h  kT
q i
0
nB .0/ D nB0 exp UBE  1  nB0  4;9  1011 ;
h  kT
q i
0
nB .xB / D nB0 exp UBC  1  nB0 und
h kTq i
0
pC .xC / D pC 0 exp UBC  1  pC 0 : (3.38)
kT
Die Ladungsträgerdichten ergeben sich schließlich durch Addition der Gleichgewichts-
dichten und der Überschussdichten (z. B. pE D pE0 C pE0 / zu

pE .xE /  5;5  1013 cm3 ;

nB .0/  1;1  1015 cm3 ;
nB .xB /  0 ;
pC .xC /  0 : (3.39)

S.m.i.L.E.: 3.1_Ladungsträgerverteilung u. 3.2_BJT-Kennlinienfeld

3.4 Transistorschaltung

Aufgabenstellung
Gegeben sei die in Abb. 3.12 gezeigte Schaltung mit UB D 12 V, Ue D 1 V, RC D
1 k und RE D 100 . Der Transistor T1 habe eine statische Stromverstärkung
von BN D 180. Berechnen Sie den Arbeitspunkt des Transistors, d. h. die Ströme
IB und IC sowie die Spannungen UBE und UCE . Hinweis: Eine exakte Berechnung
unter Verwendung von (3.4) würde zu einer transzendenten Funktion führen, die
nur iterativ lösbar ist. Führen Sie daher eine überschlägige Berechnung durch und
nehmen Sie dabei eine sinnvolle Abschätzung für UBE vor.

Abb. 3.12 Transistorschaltung IC RC

IB
T1 UCE
UBE IE UB
Ue
RE
3.4 Transistorschaltung 51

Lösung
Aus der Schaltung und den angegebenen Spannungswerten geht hervor, dass der Basis-
Emitter-Übergang des Transistors in Durchlassrichtung gepolt ist, so dass wir für die
weitere Berechnung von
UBE  0;7 V (3.40)
3.2.1
ausgehen können. Für den Emitterstrom ergibt sich damit aus der Schaltung

Ue  UBE 1 V  0;7 V
IE D  D D 3 mA : (3.41)
RE 100

Zur Berechnung des Basisstroms und des Emitterstroms verwenden wir die Knotenglei-
chung
IE C IC C IB D 0 (3.42)

sowie (3.5)
IC
IB D : (3.43)
BN
Aus (3.42) und (3.43) ergibt sich durch Umstellen

IE
IC D : (3.44)
1 C B1N

Für genügend große Stromverstärkungen BN ist der Term .1 C 1=BN / im Nenner nähe-
rungsweise gleich eins, d. h. Kollektor- und Emitterstrom sind betragsmäßig annähernd
gleich groß. Für den Kollektorstrom gilt daher in guter Näherung

IC  IE D 3 mA : (3.45)

Der Basisstrom berechnet sich nach (3.43) zu

IB D 16;7 A : (3.46)

Mit den nun bekannten Strömen lässt sich schließlich die gesuchte Kollektor-Emitter-
Spannung durch Maschenumlauf in der Schaltung bestimmen, was auf

UCE D UB  RC IC C RE IE  UB  .RC C RE /IC

D 8;7 V (3.47)

führt.

PSpice: 3_AP-Berechnung
52 3 Bipolartransistor

Tab. 3.1 Gegenüberstellung der Ergebnisse aus PSpice-Simulation und Berechnung

PSpice-Simulation Berechnung Abweichung
IC C3;241 mA C3;000 mA 7;5 %
IB C18;10 A C16;67 A 8;0 %
UBE C0;674 V C0;700 V C4;0 %
UCE C8;433 V C8;700 V C3;0 %

In Tab. 3.1 sind die Ergebnisse der Berechnung und der PSpice-Simulation einander
gegenübergestellt. Die Abweichungen von ca. 8 % bei den Strömen lassen sind anhand
von (3.41) erklären. Hier hatten wir als Schätzwert für die Basis-Emitter-Spannung UBE D
0;7 V angenommen. Da der Wert von Ue jedoch nur 1 V beträgt, wirken sich selbst kleine
Fehler bei dem Schätzwert von UBE bereits relativ stark auf den Strom IE und somit
auch auf IC , IB und UCE aus. In praktischen Anwendungen dimensioniert man daher die
Schaltung so, dass die Spannung über dem Emitterwiderstand mindestens 1 V und damit
Ue größer als 1;7 V ist, so dass der Einfluss von UBE auf den Arbeitspunkt möglichst
gering bleibt.

3.5 Schaltverhalten

Aufgabenstellung
Gegeben sei die in Abb. 3.13 gezeigte Schaltung mit UB D 5 V, RC D 1 k ,
Re D 12 k , RG D 50 und BN D 150. Diese Schaltung werde mit dem in
Abb. 3.14 (oben) dargestellten, rechteckförmigen Eingangssignal Ue .t/ mit UF D
C1 V und UR D 5 V angesteuert. Eine PSpice-Analyse der Schaltung ergibt die
in der selben Abbildung gezeigten Strom- und Spannungsverläufe. Mit gestrichelten
Linien wurden zusätzlich die Signalverläufe eingezeichnet, die sich ergeben, wenn
UF auf C5 V erhöht wird. Diskutieren Sie die Simulationsergebnisse.

PSpice: 3_Schaltverhalten

RC
RG Re
T1

UB
Ue

Abb. 3.13 Schaltung zur Untersuchung des Schaltverhaltens des Bipolartransistors

3.5 Schaltverhalten 53

Ue(t)
+5V

+1V UF
t

-5V UR

UBE(t)

0.7V
t

-5V

IB(t)

0.36mA

25uA
t

-0.5mA

IC(t) ts
4.9mA
3.8mA

t1 t2 t3 t 4 t5 t 6 t7 t

Abb. 3.14 Ergebnisse der PSpice-Simulation zur Analyse des Schaltverhaltens eines Bipo-
lartransistors

Lösung
Es wird zunächst der Fall UF D C1 V in Abb. 3.14 betrachtet (durchgezogene Linien).
Im eingeschalteten Zustand fließt ein Basisstrom von IB  25 A und ein Kollektorstrom
von IC  3;8 mA. Da diese beiden Ströme der linearen Beziehung IC D BN IB genügen,
arbeitet der Transistor im Normalbetrieb.
54 3 Bipolartransistor

np np

Steigung ~ ΙC
t3 t4
UBE
~e t2
np0 t1 np0 t5
0 xB x 0 xB x

Abb. 3.15 Verlauf der Minoritätsträgerdichte in der Basis während des Einschaltvorganges (links)
und während des Ausschaltvorganges (rechts) im Normalbetrieb. Die Basisladung ist proportional
zu der Fläche unter der Geraden. Der Kollektorstrom ist proportional zu der Steigung der Geraden,
die exponentiell mit der Basis-Emitter-Spannung ansteigt

Das Schaltverhalten eines Transistors wird mit Hilfe von Abb. 3.15 verdeutlicht. Ge-
zeigt ist die Verteilung der Minoritätsträger in der Basis zu unterschiedlichen Zeitpunkten
während des Einschaltens (links) und während des Ausschaltens (rechts). Der Einfachheit
halber nehmen wir an, dass die Verteilung zu jedem Zeitpunkt während des Schaltvorgan-
ges durch eine Gerade beschrieben werden kann. Die in der Basiszone befindliche Ladung
ist proportional zu der Fläche unter der Geraden. Der Kollektorstrom IC ist proportional
zu der Steigung der Geraden, die wiederum exponentiell mit der Basis-Emitter-Spannung
ansteigt.
Vor dem Einschaltzeitpunkt t1 ist Ue .t/ D 5 V und somit sperren beide pn-Übergänge
des Transistors. Die Minoritätsträgerdichte in der Basis sowie Basis- und Kollektorstrom
sind näherungsweise gleich null.
Zum Einschaltzeitpunkt t1 springt Ue .t/ von 5 V auf C1 V. Dadurch werden die
Sperrschichtkapazitäten Cj;BE und Cj;BC des Basis-Emitter- und des Basis-Kollektor-
Übergangs umgeladen, bis die Basis-Emitter-Spannung UBE einen Wert von etwa 0;7 V
erreicht. Bedingt durch den Umladevorgang weist der Basisstrom IB eine kurze Strom-
spitze auf, er klingt dann jedoch ab auf den stationären Wert
UF  UBE 1 V  0;7 V
IB D D  25 A : (3.48)
Re C RG 12 k C 50
Innerhalb der Zeitspanne t1 < t < t3 wird die für die Transistorfunktion erforderliche
Diffusionsladung durch den Basisstrom IB in die Basiszone eingebracht. Während die
Minoritätsträgerdichte an der Stelle x D 0 exponentiell mit der steigenden Spannung UBE
ansteigt, bleibt sie an der Stelle x D xB wegen des gesperrten Basis-Kollektor-Übergangs
näherungsweise bei null. Da der Kollektorstrom proportional zu der Steigung der Geraden
ist, steigt IC exponentiell mit UBE an. Zum Zeitpunkt t3 ist die Basisladung vollständig
eingebracht; der Kollektorstrom erreicht dann seinen stationären Endwert

IC D BN IB  3;8 mA : (3.49)
3.5 Schaltverhalten 55

np np
t3 t4
Steigung ~ ΙC
t5
UBE
~e t2 t6
UBC
~e
np0 t1 np0 t7
0 xB x 0 xB x

Abb. 3.16 Verlauf der Minoritätsträgerdichte in der Basis während des Einschaltvorganges (links)
und während des Ausschaltvorganges (rechts) im Sättigungsbetrieb

Zum Ausschaltzeitpunkt t4 springt Ue .t/ von C1 V auf 5 V zurück. Dadurch kommt

es zu einer Umkehrung der zuvor beschriebenen Effekte (siehe Abb. 3.15, rechts). Die in
der Basiszone befindliche Diffusionsladung wird durch einen negativen Basisstrom abge-
baut. Dadurch kommt es zu einem exponentiellen Abklingen des Kollektorstromes. Bei
der gegebenen Schaltung ist die Zeitspanne t5  t4 , die der Transistor zum Ausschalten
benötigt, deutlich kürzer als die Zeitspanne t3  t1 zum Einschalten, da beim Abbau der
Basisladung ein betragsmäßig viel größerer Strom (IB  0;5 mA) fließt als beim Auf-
bau (IB  C25 A).
Es wird nun der Fall UF D C5 V in Abb. 3.14 betrachtet (gestrichelte Linien). Im
eingeschalteten Zustand fließt ein Basisstrom von IB D 0;36 mA und ein Kollektorstrom
von IC D 4;9 mA. Da IC kleiner ist als BN IB D 54 mA, arbeitet der Transistor im Sätti-
gungsbetrieb. Das dynamische Verhalten in dieser Betriebsart wird anhand von Abb. 3.16
erklärt.
Nach dem Einschalten zum Zeitpunkt t1 und dem Umladen der Sperrschichtkapazitäten
arbeitet der Transistor zunächst kurzzeitig (t1 < t < t2 ) im Normalbetrieb. Durch den
Basisstrom
UF  UBE 5 V  0;7 V
IB D D  0;36 mA (3.50)
Re C RG 12 k C 50
wird die Basisladung aufgebaut. Da bei UF D 5 V ein viel größerer Basisstrom flie-
ßen kann als bei UF D 1 V, vollzieht sich der Aufbau der Basisladung in diesem Fall
deutlich schneller. Der Kollektorstrom erreicht daher bereits zum Zeitpunkt t2 seinen End-
wert IC D 4;9 mA. Dieser Strom bewirkt eine Kollektor-Emitter-Spannung von UCE D
UB RC IC D 0;1 V und eine Basis-Kollektor-Spannung von UBC D UBE UCE  0;6 V.
Zum Zeitpunkt t2 wird also der Basis-Kollektor-Übergang ebenfalls in Durchlassrichtung
gepolt und der Transistor geht in den Sättigungsbetrieb über. Bei dieser Betriebsart wer-
den Ladungsträger sowohl vom Emitter als auch vom Kollektor in die Basis injiziert, da
beide pn-Übergänge in Durchlassrichtung gepolt sind. Dadurch sind im Sättigungsbetrieb
viel mehr Ladungsträger in der Basis gespeichert als im Normalbetrieb. Diese zusätz- 3.2.3
liche Ladung, Sättigungsladung genannt, liefert keinen Beitrag zum Kollektorstrom, sie 3.3.2
56 3 Bipolartransistor

macht sich aber beim Abschalten des Transistors negativ bemerkbar, da diese Ladung
erst vollständig ausgeräumt werden muss, bevor der Transistor in den sperrenden Zustand
übergehen kann.
Zum Ausschaltzeitpunkt t4 springt Ue .t/ auf 5 V. Während der Zeitspanne t4 < t < t6
wird die Sättigungsladung durch den negativen Basisstrom ausgeräumt. Diese Zeitspanne
wird Speicherzeit genannt (vgl. Abschn. 2.5). In Abb. 3.16 (rechts) ist zu erkennen, dass
sich während dieser Zeit die Steigung der Minoritätsträgerverteilung in der Basis nicht än-
dert und somit der Kollektorstrom IC konstant bleibt. Die Basis-Emitter-Spannung bleibt
ebenfalls quasi unverändert bei etwa 0;7 V, solange sich noch Sättigungsladung in der
Basis befindet.
Zum Zeitpunkt t6 ist die Sättigungsladung ausgeräumt und der Transistor geht kurzzei-
tig in den Normalbetrieb über. Nach dem Abbau der verbliebenen Basisladung wechselt
der Transistor zum Zeitpunkt t7 in den abgeschalteten Zustand.
In der Praxis wird der Normalbetrieb gewöhnlich nicht für Schalteranwendungen ver-
wendet. Dies liegt zum einen an der hohen Einschaltzeit und zum anderen daran, dass
der Kollektorstrom im eingeschalteten Zustand gemäß (3.49) von der Stromverstärkung
BN abhängt, die wiederum starken Exemplarstreuungen unterliegt. Wird der Transistor
hingegen in Sättigung betrieben, sinkt die Einschaltzeit und der Kollektorstrom

UB  UCESat
IC D (3.51)
RC

ist unabhängig von BN . Nachteilig ist jedoch die in dieser Betriebsart auftretende Spei-
cherzeit.
Um sowohl die Einschalt- als auch die Ausschaltzeit gering zu halten, wird der Tran-
sistor schwach gesättigt betrieben, d. h. der Basisstrom wird so bemessen, dass die Sät-
tigungsladung und somit die Speicherzeit vergleichsweise gering sind. Durch einen sog.
Beschleunigungskondensator parallel zum Basisvorwiderstand Re wird erreicht, dass zum
Einschaltzeitpunkt kurzzeitig ein relativ großer Basisstrom fließt, der Transistor also nur
vorübergehend stark gesättigt betrieben wird. Bei richtiger Dimensionierung verringert
sich durch diese Maßnahme die Einschaltzeit deutlich, ohne dass die Speicherzeit ansteigt.

PSpice: 3_Beschleunigungskondensator

Eine weitere Möglichkeit zur Verringerung der Schaltzeiten besteht in der Verwendung
von Schottky-Transistoren (siehe Lehrbuch, Abschn. 3.3.2).
Feldeffekttransistor
4

4.1 Formelsammlung

Flächenbezogene Oxidkapazität

0 1
Cox D "ox "0 (4.1)
dox
Stromgleichungen des n-Kanal MOSFET
Widerstandsbereich (UGS > UT h und UGS  UT h > UDS )
 2 
UDS
IDS D ˇn .UGS  UT h / UDS  (4.2)
2

Sättigungsbereich (UGS > UT h und UGS  UT h UDS )

ˇn
IDS D .UGS  UT h /2 (4.3)
2
Verstärkungsfaktor des Transistors

0 w w
ˇn D Cox n D kn (4.4)
l l
Stromgleichungen des p-Kanal MOSFET
Widerstandsbereich (UGS < UT h und UGS  UT h < UDS )
 
U2
IDS D ˇp .UGS  UT h / UDS  DS (4.5)
2

Sättigungsbereich (UGS < UT h und UGS  UT h UDS )

ˇp
IDS D  .UGS  UT h /2 (4.6)
2
© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 57
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
58 4 Feldeffekttransistor

Verstärkungsfaktor des Transistors

0 w w
ˇp D Cox p D kp (4.7)
l l

Schaltzeiten bei kapazitiver Last

n-Kanal MOSFET
CL
tf  3 (4.8)
ˇn UB
p-Kanal MOSFET
CL
tr  3 (4.9)
ˇp UB

Kleinsignalparameter des n-Kanal MOSFET im Sättigungsbereich

Steilheit p
gm D 2IDS;A ˇn .1 C UDS;A / (4.10)
Ausgangsleitwert
1 IDS;A
g0 D D (4.11)
r0 UDS;A C 1=
Eingangsleitwert
1
g D D0 (4.12)
r
Gate-Kapazitäten
2
CGS D Cox und CGD D CGB D 0 (4.13)
3

4.2 Verständnisfragen zum Feldeffekttransistor

Aufgabenstellung

a. Erklären Sie die Begriffe Verarmung und Inversion anhand des Bänderdia-
gramms einer MOS-Struktur.
b. Erklären Sie die Funktionsweise des MOSFET mit Hilfe des Bänderdiagramms.
c. Wie ist die Einsatzspannung UT h definiert?
d. Was versteht man unter dem Pinch-Off- oder Abschnüreffekt beim MOSFET?
e. Die Stromgleichungen (4.3) bzw. (4.6) ergeben theoretisch horizontal verlau-
fende Ausgangskennlinien im Sättigungsbereich. Bei realen MOSFET jedoch
haben die Ausgangskennlinien eine von null verschiedene Steigung. Nennen Sie
die physikalische Ursache für dieses Verhalten.
4.2 Verständnisfragen zum Feldeffekttransistor 59

f. Eine Speicherzeit wie beim Bipolartransistor gibt es bei Feldeffekttransistoren

nicht. Begründen Sie diese Aussage.
g. Was ist das charakteristische Merkmal eines Verarmungstransistors?
h. Welche Auswirkungen sind zu erwarten, wenn bei einem Feldeffekttransistor die
Drain- und Source-Anschlüsse miteinander vertauscht werden?

Lösung zu a. Verarmung, Inversion

In Abb. 4.1 ist eine einfache MOS-Struktur mit p-dotiertem Halbleiter sowie das zuge-
hörige Bänderdiagramm unter Vernachlässigung der Kontaktspannungen an den äußeren
Anschlüssen gezeigt. Ist die von außen angelegte Gatespannung UGB gleich null, so liegen
die Ferminiveaus der unterschiedlichen Materialien auf einem Niveau.
Ist die Spannung UGB > 0, so wandern die Löcher in dem p-Halbleiter nach rechts 4.4.1
in Richtung des negativen Pols der Spannungsquelle. Dadurch entsteht ein von Löchern
ausgeräumtes Gebiet im Bereich der Grenzschicht Oxid-Halbleiter und damit eine Raum-
ladungszone aufgrund der ortsfesten, ionisierten Dotieratome. Die von außen an die MOS-
Struktur angelegte Spannung UGB fällt zum Teil über dem isolierenden Oxid und zum Teil
über der Raumladungszone ab.
Die Darstellung im Bänderdiagramm ergibt sich durch folgende Überlegungen. Zum
einen fließt kein Strom durch die Struktur, so dass sich diese im thermodynamischen
Gleichgewicht befindet und die Ferminiveaus in den einzelnen Gebieten jeweils hori-
zontal verlaufen. Zum anderen verschieben sich durch das Anlegen einer Spannung U
an ein Gebiet die Bandkanten in diesem Bereich gemäß WF D qU , so dass sich
schließlich der in Abb. 4.2 (linke Bildhälfte) gezeigte Verlauf ergibt, bei dem das Valenz-
und das Leitungsband nach unten verbogen sind. Man erkennt deutlich, dass sich da- 1.3.4
durch insbesondere der Abstand von dem Valenzband WV zu dem Ferminiveau WF;HL
am linken Rand des Halbleiters vergrößert, was gemäß (1.3) gleichbedeutend ist mit einer
starken Abnahme der Löcherdichte in diesem Bereich und damit dem oben beschriebenen

Abb. 4.1 MOS-Struktur und Gate Oxid p-Halbleiter

zugehöriges Bänderdiagramm.
Wird von außen keine Span-
nung angelegt, verlaufen die -dox x=0
Bänder horizontal

UGB=0
W

WC
WF,M WF,HL
WV
 60 4 Feldeffekttransistor

Inversionsladung
G B G B

Raum- Raum-
ladungszone ladungszone

UGB>0 UGB>0
W
W Inversionsladung
WC WC

WF,HL WF,HL
-q UGB WF,M -q UGB
WV WF,M WV

Raum-
Raum-
ladungszone
ladungszone

Abb. 4.2 Linke Bildhälfte: Durch Anlegen einer Spannung UGB > 0 V werden die Löcher von der
Oxidschicht weggedrängt. Es entsteht eine Raumladungszone und die MOS-Struktur gelangt in den
Zustand der Verarmung. Rechte Bildhälfte: Ist die Spannung UGB groß genug, wird die Bandver-
biegung so stark, dass sich der Halbleiter in der Nähe des Oxids wie ein n-Halbleiter verhält. Die
MOS-Struktur befindet sich im Zustand der Inversion

Entstehen der Raumladungszone. Diesen Zustand der MOS-Struktur bezeichnet man als
Verarmung.
Mit zunehmender Gatespannung wird die beschriebene Bandverbiegung immer stärker,
bis schließlich die Leitungsbandkante WC am linken Rand des Halbleiters in die Nähe des
Ferminiveaus rückt (Abb. 4.2, rechte Bildhälfte). Damit nimmt nach (1.1) gleichzeitig
auch die Elektronendichte am linken Rand des p-Halbleiters stark zu, so dass dieser sich
praktisch wie ein n-Halbleiter verhält. Man spricht in diesem Fall auch von der Inversion
des Halbleiters. Die Inversionsladung an der Grenzschicht zwischen Oxid und Halbleiter
bildet den leitenden Kanal bei einem MOSFET.

S.m.i.L.E.: 4.4_MOS-Struktur u. 4.4_Bänderdiagramm, MOS-Struktur

Lösung zu b. Funktionsweise des MOSFET

Ergänzt man die MOS-Struktur aus Teilaufgabe a. durch jeweils ein n-dotiertes Source-
und Drain-Gebiet, so erhält man einen MOS-Feldeffekttransistor oder kurz MOSFET
(Abb. 4.3). Die zugehörigen Bänderdiagramme in der Ebene direkt unterhalb des Oxids
(entlang der y-Achse) sind für UDS > 0 und die Fälle UGS D 0 bzw. UGS > 0 in Abb. 4.4
4.4.3 gezeigt.
Man erkennt deutlich, dass für UGS D 0 die in dem Source-Gebiet befindlichen Elek-
tronen nicht in das Drain-Gebiet gelangen können, da zwischen beiden Gebieten eine
Potenzialbarriere liegt (Abb. 4.4, linke Bildhälfte). Erst durch das Anlegen einer hin-
4.2 Verständnisfragen zum Feldeffekttransistor 61

Abb. 4.3 Schnittbild eines Gate G Metall

n-Kanal MOSFET Oxid
Source S
Drain D

n n y

p -Halbleiter

Bulk B

reichend großen Spannung UGS an das Gate verringert sich die Barriere aufgrund der
Bandverbiegung (vgl. Teilaufgabe a.) und die Elektronen können in die energiemäßig
niedriger gelegene Drain-Elektrode gelangen (Abb. 4.4, rechte Bildhälfte).

S.m.i.L.E.: 4.4_Bänderdiagramm, FET

Lösung zu c. Einsatzspannung
Damit zwischen Source- und Drain-Anschluss eines Feldeffekttransistors Strom fließen
kann, muss sich an der Grenzschicht zwischen Oxid und Halbleiter ein aus Inversions-
ladungen bestehender, leitender Kanal bilden. Dies wird durch das Anlegen einer hin-
reichend großen Gate-Source Spannung UGS erreicht, was zu einer Bandverbiegung im
Halbleiter und schließlich zur Bildung einer Inversionsschicht führt (vgl. Teilaufgabe a.). 4.1.1
Die Einsatzspannung UT h ist die Gate-Source Spannung, bei der die Dichte der Inversions-
schichtladung gleich der Gleichgewichtsdichte der Majoritätsladungsträger im Halbleiter
ist. Dies ist der Fall, wenn die Gate-Source Spannung UGS und damit die Bandverbiegung
so groß ist, dass der Abstand zwischen der dem Ferminiveau WF;HL und der Leitungs-
bandkante WC an der Grenzschicht zwischen Oxid und Halbleiter so groß ist wie der
Abstand zwischen dem Ferminiveau WF;HL und der Valenzbandkante WV im neutralen

UGS=0 UGS>0
W W

WFB
WFB
WC WC
-q UDS
WV WV
Source Bulk Drain Source Bulk Drain
y y

Abb. 4.4 Bänderdiagramm des MOSFET in der Ebene direkt unterhalb des Oxids mit UGS D 0 V
(links) und mit UGS > 0 V (rechts)
 62 4 Feldeffekttransistor

Abb. 4.5 Für UDS UDS;sat Abschnürpunkt

2V
verschiebt sich der Abschnür- 5V
0V G
punkt zum sourceseitigen Ende D
S
des Kanals, was einer Verkür-
zung der effektiven Kanallänge n n
entspricht n-Kanal
p

y=0 l l

Halbleiter. Ist die Gate-Source Spannung kleiner als die Einsatzspannung, ist die Inversi-
onsschichtladung sehr klein und es fließt praktisch kein Strom durch den Transistor, erst
für Spannungen UGS > UT h fließt ein nennenswerter Strom.

Lösung zu d. Pinch-Off-Effekt
Durch die Drain-Source-Spannung kommt es zu einem elektrischen Feld entlang des
leitenden Kanals unterhalb des Oxids. Dieses ortsabhängige Feld führt zu einer ortsabhän-
gigen Geschwindigkeit vn .y/ der Ladungsträger im Kanal und damit auch zu einer sich
ändernden Ladungsträgerdichte n .y/. Die Ladungsträgergeschwindigkeit nimmt dabei
vom sourceseitigen Ende des Kanals zum drainseitigen Ende hin wegen des größer wer-
4.2.2 denden Feldes beständig zu. Da der Strom entlang des Kanals jedoch konstant ist, muss
die Ladungsträgerdichte entlang des Kanals entsprechend abnehmen. Für große Span-
nungen UDS kann die Ladungsträgerdichte am drainseitigen Rand das Kanals theoretisch
sogar null werden. Man spricht in diesem Fall auch vom Pinch-Off oder Abschnüren des
Kanals. Die Spannung UDS , bei der die Kanalabschnürung auftritt, bezeichnet man als Sät-
tigungsspannung UDS;sat . Eine weitere Erhöhung der Spannung UDS führt dann in erster
Näherung zu keiner weiteren Zunahme des Stromes IDS , so dass man im Sättigungsbe-
reich horizontal verlaufende Ausgangskennlinien erhält.

S.m.i.L.E.: 4.2_FET-Kennlinienfeld

Lösung zu e. Kanallängenmodulation
Die Ursache für die bei realen MOSFET auftretende, von null verschiedene Steigung der
Ausgangskennlinien im Sättigungsbereich ist die Kanallängenmodulation: Erhöht man die
Spannung UDS über den Wert UDS;sat hinaus, tritt der Effekt der Kanalabschnürung (Pinch-
4.2.4 Off) bereits an einer Stelle l 0 vor dem Drain-Gebiet auf (Abb. 4.5). Hierdurch verringert
sich die effektive Kanallänge l und der Strom IDS steigt an.

S.m.i.L.E.: 4.2_FET-Kennlinienfeld
4.2 Verständnisfragen zum Feldeffekttransistor 63

Lösung zu f. Speicherzeit
Die Funktion des Bipolartransistors beruht darauf, dass im eingeschalteten Zustand La-
dungsträger in die Basis injiziert werden. Abhängig von der Betriebsart wird die Basis
dabei mehr oder weniger stark von Ladungsträgern überschwemmt. Beim Abschalten des
Transistors muss diese Ladung wieder ausgeräumt werden, was aufgrund der dazu nötigen
Speicherzeit das Schaltverhalten wesentlich beeinflusst (vgl. Abschn. 3.5). 3.3.2
Bei Feldeffekttransistoren hingegen wird der Stromfluss in dem leitenden Kanal mit
Hilfe eines elektrischen Feldes gesteuert. Da der leitende Kanal bei einer Änderung des
elektrischen Feldes mit sehr kleinen Zeitkonstanten umgeladen werden kann, treten Spei-
chereffekte praktisch nicht auf. Das Schaltverhalten von Feldeffekttransistoren wird daher 4.3.2
im Wesentlichen durch die zu schaltende Last bestimmt.

Lösung zu g. Verarmungstransistor
Verarmungstransistoren sind selbstleitende Transistoren, d. h. bei einer Gate-Source-
Spannung von UGS D 0 V existiert bereits ein leitender Kanal, so dass ein Strom durch
den Transistor fließen kann. Bei selbstleitenden n-Kanal Feldeffekttransistoren ist die
Einsatzspannung UT h daher negativ und bei selbstleitenden p-Kanal Feldeffekttran- 4.1.3
sistoren positiv. Die Einsatzspannung kann dabei durch die Stärke der Dotierung des
Bulk-Materials im Bereich des Kanalgebietes eingestellt werden.

Lösung zu h. Vertauschung von Drain und Source

Feldeffekttransistoren in integrierten Schaltungen sind in der Regel symmetrisch aufge-
baut (vgl. Abb. 4.3), wobei der Bulk-Anschluss auf ein Potenzial gelegt wird, bei dem
gewährleistet ist, dass der Source-Bulk- und der Drain-Bulk-Übergang stets in Sperrrich-
tung gepolt sind, um das Fließen unerwünschter Substratströme zu verhindern. Welche
der Elektroden Source und welche Drain ist, ist dadurch definiert, dass die den leiten-
den Kanal bildenden Ladungsträger aus der Source-Elektrode (Quelle) stammen und sich
dann zur Drain-Elektrode (Abfluss) hin bewegen. Bei einem n-Kanal MOSFET liegt die
Source-Elektrode gegenüber der Drain-Elektrode daher auf dem niedrigeren Potenzial.
Das Vertauschen von Drain- und Source-Anschluss hat in diesem Fall also keine Auswir- 4.1.1
kungen.
Bei diskreten Bauelementen hingegen ist der Source-Anschluss oft mit dem Bulk-
Anschluss elektrisch verbunden, damit – bei richtigem Anschluss des Bauelementes – der
pn-Übergang zwischen Source und Bulk nicht in Durchlasspolung gelangen kann. Ver-
tauscht man bei einem solchen Transistor den Source- und den Drain-Anschluss, so liegt
das Substrat auf dem Drain-Potenzial und es kann ein Substratstrom fließen.
 64 4 Feldeffekttransistor

4.3 n-Kanal MOSFET

Aufgabenstellung
Gegeben sei die in Abb. 4.6 gezeigte Schaltung mit UB D 12 V, Ue D 5 V, RD D
3 k und RS D 1 k . Der Feldeffekttransistor habe folgende Daten:

Verstärkungsfaktor des Prozesses: kn D 20 A V2 ,

Dicke der Oxidschicht (SiO2 ): dox D 20 nm,
Kanalweite: w D 20 m, Kanallänge: l D 1 m,
Einsatzspannung: UT h D 1;0 V.

Der Effekt der Kanallängenmodulation ist zu vernachlässigen.

Abb. 4.6 Einfache Schaltung RD

D IDS
mit einem Feldeffekttransistor. G
Gesucht ist der Arbeitspunkt B
und das Kleinsignalersatz- S
schaltbild des Transistors UB
Ue RS

a. Verbinden Sie den offenen Bulkanschluss (B) in geeigneter Weise mit der Schal-
tung, so dass kein unerwünschter Substratstrom zwischen der Source- bzw. der
Drain-Elektrode und dem Substrat fließen kann.
b. Berechnen Sie die Ladungsträgerbeweglichkeit im Kanal des MOSFET.
c. Bestimmen Sie den Arbeitspunkt (UGS , IDS , UDS ) des Transistors.
d. Zeichnen Sie das Kleinsignalersatzschaltbild des Transistors im Arbeitspunkt
und bestimmen Sie die Werte der darin enthaltenen Elemente.

Lösung zu a. Substratanschluss
Damit kein unerwünschter Substratstrom zwischen der Source- bzw. der Drain-Elektrode
und dem Substrat fließen kann, muss sichergestellt sein, dass die beiden pn-Übergänge
des MOSFET nicht in Durchlassrichtung gepolt werden. Bei einem n-Kanal MOSFET
verbindet man daher den Substratanschluss entweder mit dem Source-Anschluss oder mit
4.1.1 dem niedrigsten in der Schaltung vorkommenden Potenzial (in diesem Fall mit dem Mas-
sepotenzial).

Lösung zu b. Ladungsträgerbeweglichkeit
Die Ladungsträgerbeweglichkeit im Kanal kann direkt aus der Beziehung (4.4)

0 w w
ˇn D Cox n D kn (4.14)
l l
4.3 n-Kanal MOSFET 65

berechnet werden. Dazu bestimmen wir zunächst mittels (4.1) die flächenbezogene Oxid-
0
kapazität Cox . Mit "ox D 3;9 (relative Dielektrizitätszahl von SiO2 ) ergibt sich

0 1 4.2.1
Cox D "ox "0 D 1;73  103 A s V1 m2 : (4.15)
dox

Durch Umstellen von (4.14) erhalten wir die Ladungsträgerbeweglichkeit im Kanal des
MOSFET
kn
n D 0
Cox
D 1;16  102 m2 V1 s1 : (4.16)

Lösung zu c. Arbeitspunkt
Die Bestimmung des Arbeitspunktes erfolgt durch Aufstellung der Maschen- und Kno-
tengleichungen der Schaltung sowie mit Hilfe der Stromgleichung des Transistors. Da
die Betriebsart des Transistors aus der Aufgabenstellung nicht hervorgeht, muss zunächst
eine sinnvolle Annahme getroffen und diese später bestätigt werden. In diesem Fall ist es
zweckmäßig, davon auszugehen, dass der Transistor in der Sättigung arbeitet, da nur hier
ein Verstärkerbetrieb möglich ist. Damit wird nach (4.3) der Strom

ˇn 4.2.2
IDS D .UGS  UT h /2 (4.17)
2
und der Verstärkungsfaktor des Transistors ergibt sich gemäß (4.4) zu
w
ˇn D kn D 0;4 mA V2 : (4.18)
l
Durch Anwendung der Maschenregel auf die Schaltung erhalten wir für die Gate-Source-
Spannung die Beziehung
UGS D Ue  IDS RS : (4.19)
Einsetzen von (4.19) in (4.17) und anschließendes Umstellen führt auf die quadratische
Gleichung
 
2 1 .Ue  UT h /2
2
IDS  IDS 2 .Ue  UT h /RS C C D0: (4.20)
RS ˇn RS2

Einsetzen der Zahlenwerte ergibt die Beziehung

2
IDS  IDS  13 mA C .4 mA/2 D 0 (4.21)

mit den beiden Lösungen

IDS;1 D 11;6 mA und IDS;2 D 1;38 mA : (4.22)

 66 4 Feldeffekttransistor

Die erste Lösung IDS D 11;6 mA führt jedoch zu einem Widerspruch, denn sie würde
gemäß (4.19) zu einer Gate-Source-Spannung von UGS D 6;6 V und somit zu UGS <
UT h führen. Dies wiederum würde bedeuten, dass der MOSFET sperrt, d. h. IDS D 0 A
sein muss. Die zweite Lösung
IDS D 1;38 mA (4.23)
hingegen führt auf eine Gate-Source-Spannung von

UGS D Ue  IDS RS
D 3;62 V (4.24)

und eine Drain-Source-Spannung von

UDS D UB  IDS .RD C RS /

D 6;48 V : (4.25)

Diese Lösung führt zu keinem Widerspruch, so dass wir jetzt nur noch prüfen müssen,
ob die oben getroffene Annahme, dass der Transistor in Sättigung arbeitet, erfüllt ist. Es
gilt offensichtlich die Ungleichung 0 < UGS  UT h UDS , so dass sich die Annahme
bestätigt.
Hätte man zu Beginn die Annahme getroffen, dass der MOSFET im Widerstandsbe-
reich arbeitet, so hätte die Rechnung zu keiner sinnvollen Lösung geführt, woraus man
den Schluss hätte ziehen müssen, dass diese Annahme falsch ist.

S.m.i.L.E.: 4.2_FET-Kennlinienfeld

Lösung zu d. Kleinsignalersatzschaltbild
Die Kleinsignalersatzschaltung des MOSFET (vgl. Lehrbuch, Abschn. 4.3.3) ist in
Abb. 4.7 gezeigt. Zur überschlägigen Berechnung des Kleinsignalverhaltens des Tran-
sistors einschließlich des Frequenzverhaltens ist dieses Ersatzschaltbild ausreichend. Die
darin enthaltenen Elemente können mit Hilfe der Gleichungen (4.10) bis (4.13) berechnet
werden. Dabei ist D 0 zu setzen, da der Effekt der Kanallängenmodulation vernachläs-
sigt werden soll. Mit IDS;A D 1;38 mA und UDS;A D 6;48 V ergibt sich:

4.3.1 Steilheit p
4.3.3 gm D 2IDS;A ˇn .1 C UDS;A / D 1;05 mS ; (4.26)

Ausgangswiderstand
1 UDS;A C 1=
r0 D D D1; (4.27)
g0 IDS;A
4.3 n-Kanal MOSFET 67

Abb. 4.7 Vereinfachte Klein- CGD

signalersatzschaltung des G D
MOSFET, in der lediglich
die Gate-Source- und die Gate-
uGS r0 uDS
Drain-Kapazität berücksichtigt CGS gmuGS
sind
S S

Gate-Kapazitäten
2
CGS D
Cox und CGD D 0 : (4.28)
3
Die Oxidkapazität Cox ergibt sich durch Multiplikation der flächenbezogenen Oxidkapa-
0
zität Cox mit der Fläche A D w l der Gate-Elektrode. Daraus folgt schließlich

2 0
CGS D w l Cox
3
D 23 f F : (4.29)

PSpice: 4_n-Kanal-MOSFET

In Tab. 4.1 sind die Ergebnisse der Berechnung und der PSpice-Simulation einander
gegenübergestellt. Die vom Simulator berechneten Kleinsignalparameter im Arbeitspunkt
wurden der entsprechenden Ausgabedatei entnommen (Abschnitt Operating Point Infor-
mation).
Die berechneten Ergebnisse stimmen relativ gut mit dem Simulationsergebnissen über-
ein, wobei die Unterschiede im Wesentlichen darauf zurückzuführen sind, dass bei der
Berechnung die Kanallängenmodulation nicht berücksichtigt wurde ( D 0), während bei
der Simulation ein MOSFET-Modell mit D 0;01 V1 zum Einsatz kam.

Tab. 4.1 Gegenüberstellung der Ergebnisse aus Simulation und Berechnung

PSpice-Simulation Berechnung
IDS 1;42 mA 1;38 mA
UGS 3;58 V 3;62 V
UDS 6;33 V 6;48 V
gm 1;10 mS 1;05 mS
r0 75 k 1
CGS 23 f F 23 f F
CGD 0 0
68 4 Feldeffekttransistor

4.4 MOS-Inverter

Aufgabenstellung
Gegeben sei der in Abb. 4.8 dargestellte MOS-Inverter mit dem Widerstand RL D
10 k und der Betriebsspannung UB D 5 V. Die zu treibende Last sei CL D 1 pF.
Der Transistor T1 habe folgende Daten: kn D 20 A V2 und UT h;1 D 1;0 V. Der
Effekt der Kanallängenmodulation soll vernachlässigt werden.

Abb. 4.8 MOS-Inverter mit UB

Arbeitswiderstand RL und
Lastkapazität CL RL

T1 CL Ua
Ue

a. Berechnen Sie die Ausgangsspannung Ua des Inverters im stationären Fall,

wenn der Eingang auf Low-Pegel liegt (Ue;L D 0 V). Wie groß ist das w= l -
Verhältnis von T1 mindestens zu wählen, damit die Ausgangsspannung den Wert
Ua;L D 0;25 V nicht überschreitet, wenn der Eingang auf High-Pegel liegt
(Ue;H D 5 V)?
b. Der Eingang des Inverters wird abrupt von High-Pegel auf Low-Pegel umge-
schaltet. Berechnen Sie die Zeit tr , die verstreicht, bis die Ausgangsspannung
von 0;1 UB auf 0;9 UB angestiegen ist.
c. Der Eingang des Inverters wird nun von Low- auf High-Pegel umgeschaltet. Be-
rechnen Sie die Zeit tf , in der die Ausgangsspannung von 0;9 UB auf 0;1 UB
abfällt. Hinweis: Vernachlässigen Sie den Strom durch den Widerstand RL ge-
genüber dem durch den Transistor.
d. Widerstände beanspruchen in integrierten Schaltungen sehr viel Platz und
lassen sich zudem nur mit großen Toleranzen herstellen. Man ersetzt daher
i. d. R. den Widerstand RL durch einen Transistor. Eine Realisierungsmöglich-
keit, die ausschließlich mit n-Kanal Transistoren auskommt, ist in Abb. 4.9
gezeigt. In diesem Fall wird ein Verarmungstransistor verwendet, dessen Gate-
Source-Spannung auf 0 V liegt. Der Transistor ist damit leitend und arbeitet als

Abb. 4.9 MOS-Inverter mit UB

Verarmungstransistor als aktive
Last T2

T1 CL Ua
Ue
4.4 MOS-Inverter 69

nichtlineare Last. Der Lasttransistor T2 habe folgende Daten: kn D 20 A V2

und UT h;2 D 3;0 V. Wie groß darf das w= l -Verhältnis von T2 höchstens ge-
wählt werden, damit die Ausgangsspannung für Ue D Ue;H D 5 V nicht größer
als 0;25 V wird, wenn T1 gemäß Teilaufgabe a. dimensioniert wurde?

Lösung zu a. Ausgangsspannung
Für den Fall, dass der Eingang auf Low-Pegel liegt, d. h. Ue D Ue;L D 0 V ist UGS;1 D
Ue < UT h;1 und somit sperrt der Transistor T1 und der Ausgang der Schaltung geht auf
High-Pegel. Die Ausgangsspannung Ua;H beträgt in diesem Fall

Ua;H D UB D 5 V : (4.30)

Liegt die Eingangsspannung auf High-Pegel, d. h. Ue D Ue;H D 5 V, soll für die Aus-
gangsspannung gelten Ua;L D UDS;1 0;25 V (Low-Pegel). Dazu muss der Transistor T1
so dimensioniert werden, dass im eingeschalteten Zustand ein hinreichend großer Strom
fließt, so dass der Spannungsabfall über RL entsprechend groß und demzufolge die Aus-
gangsspannung Ua entsprechend klein ist. Für den Transistor gilt in diesem Fall die Strom-
gleichung (4.2), da dieser wegen UGS;1  UT h;1 > UDS;1 im Widerstandsbereich arbeitet.
Da im stationären Zustand die Ströme durch den Transistor T1 und den Lastwiderstand
RL gleich sind, ergibt sich 4.2.2
" #
2
UDS;1 UB  UDS;1
IDS;1 D ˇn;1 .UGS;1  UT h;1 / UDS;1  D : (4.31)
2 RL

Mit UDS;1 D Ua;L und UGS;1 D Ue;H sowie (4.4) erhalten wir durch Umstellen

w ˇˇ UB  Ua;L
ˇ D " #: (4.32)
l T1 2
Ua;L
kn RL .Ue;H  UT h;1 / Ua;L 
2

Einsetzen der Zahlenwerte in (4.32) ergibt schließlich das gesuchte w= l -Verhältnis von
w ˇˇ
mindestens
ˇ D 24;5 : (4.33)
l T1
Ein geringeres w= l -Verhältnis als das in (4.33) berechnete würde einen geringeren Strom
durch T1 und RL und somit eine höhere Ausgangsspannung als Ua;L D 0;25 V zur Folge
haben.

Lösung zu b. Anstiegszeit
Zum Ausschaltzeitpunkt t D 0 wird gemäß Aufgabenstellung der Eingang des Inverters
abrupt von High-Pegel auf Low-Pegel umgeschaltet. Vor dem Ausschaltzeitpunkt leitet
 70 4 Feldeffekttransistor

Abb. 4.10 Zeitverlauf der Ua

Ausgangsspannung Ua wäh-
UB
rend des Aufladevorganges
0,9 UB

0,1 UB
Ua,L
t
t0 tr t1

der Transistor und gemäß Teilaufgabe a. beträgt die Ausgangsspannung Ua D Ua;L 

0;25 V. Zum Ausschaltzeitpunkt geht der Transistor in vernachlässigbar kurzer Zeit in den
sperrenden Zustand über. Durch den Transistor fließt demnach kein Strom und die Kapa-
zität CL wird über den Widerstand RL aufgeladen. Die Ausgangsspannung steigt daher
4.3.2 exponentiell mit der Zeitkonstanten  D RL CL von Ua;L auf Ua;H D UB an (Abb. 4.10).
Die Ausgangsspannung während des Aufladevorganges wird dabei durch
  
t
Ua .t/ D Ua;L C .UB  Ua;L / 1  exp  (4.34)

beschrieben. Zum Zeitpunkt t0 erreicht die Ausgangsspannung den Wert 0;1 UB und zum
Zeitpunkt t1 erreicht Ua den Wert 0;9 UB . Daraus folgt
  
t0
0;1 UB D Ua;L C .UB  Ua;L / 1  exp  (4.35)

sowie   
t1
0;9 UB D Ua;L C .UB  Ua;L / 1  exp  : (4.36)

Umstellen nach t0 bzw. t1 ergibt
   
UB  Ua;L UB  Ua;L
t0 D  ln bzw. t1 D  ln (4.37)
0;9 UB 0;1 UB
und wir erhalten schließlich für die Anstiegszeit einen Wert von

tr D t1  t0 D  ln 9 D RL CL ln 9  22 ns : (4.38)

Lösung zu c. Abfallzeit
Da bei dem Entladevorgang der Strom durch den Widerstand RL vernachlässigt werden
soll, wird die Kapazität allein über den Transistor entladen. Dies entspricht dem im Lehr-
buch, Abschn. 4.3.2. gezeigten Fall und somit kann die Beziehung (4.8) zur Berechnung
der Abfallzeit herangezogen werden. Es gilt demnach
4.3.2
CL
tf  3 : (4.39)
ˇn UB
4.4 MOS-Inverter 71

Mit dem w= l -Verhältnis aus Teilaufgabe a. erhalten wir

w ˇˇ
ˇn D kn ˇ D 490 A V2 (4.40)
l T1

und damit
tf  1;22 ns : (4.41)

Wir wollen nun noch überprüfen, ob die Vernachlässigung des Stromes durch den Wi-
derstand zu einem nennenswerten Fehler bei der Bestimmung der Abfallzeit geführt hat.
Dazu schätzen wir den jeweils maximalen Strom IT 1 bzw. IRL während des Entladevor-
ganges durch den Transistor bzw. durch den Widerstand ab und erhalten

ˇn 490 A V2
IT 1 D .UGS  UT h /2 D .5 V  1 V/2 D 3;92 mA (4.42)
2 2

bzw.
UB 5V
IRL D D D 0;5 mA : (4.43)
RL 10 k
Der Strom durch den Widerstand ist für die gegebene Schaltung also deutlich geringer als
der durch den Transistor, so dass die Vernachlässigung sicher gerechtfertigt ist.

PSpice: 4_MOS-Inv_ohmsche_Last

Lösung zu d. Verarmungstransistor als aktive Last

Bei der Dimensionierung des Lasttransistors T2 wird von der in Abb. 4.9 dargestellten
Schaltung mit Ue D Ue;H D 5 V und Ua D Ua;L D 0;25 V ausgegangen. Wie bereits in
Teilaufgabe a. gezeigt wurde, arbeitet der Schalttransistor T1 unter den gegebenen Bedin-
gungen im Widerstandsbereich, d. h. für ihn gilt die Stromgleichung (4.2). 4.1.3
Da bei dem selbstleitenden Lasttransistor T2 Gate und Source miteinander verbunden 11.2.1
sind, ist UGS;2 D 0 V. Für die Drain-Source-Spannung gilt UDS;2 D UB  Ua D 4;75 V.
Wegen UT h;2 D 3 V ist UGS;2  UT h;2 < UDS;2 und somit arbeitet T2 in der Sättigung.
Der Strom durch T2 berechnet sich daher mittels der Stromgleichung (4.3). Gleichsetzen
der Ströme durch T1 und T2 führt auf
" #
2
UDS;1 ˇn;2
ˇn;1 .UGS;1  UT h;1 / UDS;1  D .UGS;2  UT h;2 /2 : (4.44)
2 2

Mit Hilfe von (4.4) sowie mit UGS;1 D Ue D 5 V, UDS;1 D Ua D 0;25 V und UGS;2 
UT h;2 D 3 V erhalten wir

w ˇˇ kn w ˇˇ
kn ˇ  0;97 V2 D ˇ  9 V2 : (4.45)
l T1 2 l T2
72 4 Feldeffekttransistor

Durch Umstellen ergibt sich schließlich der maximal zulässige Wert für das w= l -
Verhältnis von T2 zu
w ˇˇ w ˇˇ
ˇ  0;2 ˇ D 4;9 : (4.46)
l T2 l T1

S.m.i.L.E.: 11.2_MOS-Inverter

PSpice: 4_MOS-Inv_aktive_Last

4.5 CMOS-Inverter

Aufgabenstellung
Gegeben sei der in Abb. 4.11 dargestellte, in komplementärer MOS-Technik
(CMOS) hergestellte Inverter mit der Betriebsspannung UB D 5 V. Die Feldeffekt-
transistoren haben folgende Daten:

T1 : kn D 20 A V2 , UT h;n D 1;0 V, ln D 1 m, wn D 10 m.

T2 : kp D 10 A V2 , UT h;p D 1;0 V, lp D 1 m.

Die Effekte der Kanallängenmodulation sind zu vernachlässigen.

Abb. 4.11 Inverter in kom- UB

plementärer MOS-Technik UGS,2
S
(CMOS) mit p-Kanal und n-
Kanal MOSFET T2
D

D
Ue T1 Ua
UGS,1 S

a. Verbinden Sie die offenen Bulkanschlüsse der beiden Transistoren in geeigneter

Weise mit der Schaltung.
b. Warum ist bei dem p-Kanal MOSFET der Verstärkungsfaktor kp des Prozesses
geringer als bei dem n-Kanal MOSFET?
c. Wie ist die Kanalweite wp von T2 zu wählen, damit beide Transistoren im ein-
geschalteten Zustand betragsmäßig jeweils den gleichen Strom liefern und sich
somit eine symmetrische Übertragungskennlinie ergibt?
d. Skizzieren Sie den ungefähren Verlauf der Übertragungskennlinie Ua D f .Ue /,
indem Sie die Ausgangsspannung an geeigneten Stellen berechnen.
4.5 CMOS-Inverter 73

Lösung zu a. Substratanschlüsse
Wie bereits in Abschn. 4.3 erwähnt wurde, muss sichergestellt sein, dass die pn-Übergänge
der beiden Feldeffekttransistoren nicht in Durchlassrichtung gepolt werden. Daher ist der
Substratanschluss bei dem n-Kanal MOSFET T1 mit dem Massepotenzial und bei dem
p-Kanal MOSFET T2 mit der Betriebsspannung UB zu verbinden.

Lösung zu b. Verstärkungsfaktor des Prozesses

Durch Umstellen von (4.4) und (4.7) erhalten wir

0 0
kn D Cox n bzw. kp D Cox p : (4.47)

0
Da bei einem gegebenen Herstellungsprozess der Wert von Cox fest ist, die Ladungsträ-
gerbeweglichkeit von Elektronen in Silizium jedoch um den Faktor zwei bis drei größer
ist als die von Löchern, ergibt sich für den n-Kanal MOSFET entsprechend ein um den 4.2.1
Faktor zwei bis drei größerer Prozessverstärkungsfaktor als für den p-Kanal MOSFET. 11.2.2

Lösung zu c. Kanalweite
Im eingeschalteten Zustand liefern beide Transistoren betragsmäßig jeweils den gleichen
Strom, wenn die Bedingung
ˇn D ˇp (4.48)
11.2.2
erfüllt ist. Mit (4.4) und (4.7) ergibt sich daraus die Forderung
wn wp
kn D kp : (4.49)
ln lp

Der geringere Verstärkungsfaktor des Prozesses bei dem p-Kanal MOSFET muss also
durch ein entsprechend größeres w= l -Verhältnis kompensiert werden. Durch Umstellen
der letzten Beziehung und mit den angegebenen Zahlenwerten erhalten wir schließlich für
die Kanalweite des Transistors T2

kn lp
wp D wn D 2wn
kp ln
D 20 m : (4.50)

Lösung zu d. Übertragungsverhalten
Der Verlauf der Übertragungskennlinie Ua D f .Ue / ergibt sich aus folgenden Überlegun-
gen:

Für Ue 1 V ist die Gate-Source-Spannung UGS;1 D Ue des n-Kanal MOSFET T1

kleiner oder gleich der Einsatzspannung UT h;n , d. h. der Transistor T1 sperrt. Der p-
Kanal MOSFET T2 hingegen leitet, da die Gate-Source-Spannung UGS;2 D Ue  UB
negativer ist als die Einsatzspannung UT h;p . Somit ergibt sich für Ue 1 V eine Aus-
gangsspannung von Ua D UB D 5 V.
74 4 Feldeffekttransistor

Wird die Eingangsspannung Ue über den Wert der Einsatzspannung UT h;n erhöht, so
beginnt der Transistor T1 zu leiten. Gleichzeitig verringert sich betragsmäßig die Gate-
Source-Spannung UGS;2 , so dass der Transistor T2 immer weniger leitet. Damit sinkt
mit zunehmender Eingangsspannung die Ausgangsspannung Ua ab.
Für Ue D UB =2 sind die Gate-Source-Spannungen beider Transistoren vom Betrage
her gleich groß. Wegen der Symmetrie der Schaltung ist die Ausgangsspannung daher
gleich der halben Betriebsspannung.
Für Ue > UB =2 sinkt die Ausgangsspannung weiter ab, da der Transistor T1 immer
stärker und T2 immer weniger leitet.
Für Ue 4 V sperrt der Transistor T2 , da in diesem Fall UGS;2 UT h;p gilt. Die
Ausgangsspannung wird daher Ua D 0 V.

Zur genaueren Darstellung der Übertragungskennlinie bestimmen wir im Folgenden die

Ausgangsspannung z. B. an der Stelle Ue D 2 V. Für diesen Fall arbeitet T1 im Sätti-
gungsbetrieb, da die Spannung UDS;1 größer als UB =2 ist und somit die Ungleichung
UGS;1  UT h;n < UDS;1 erfüllt ist. Für T2 hingegen gilt UGS;2 D Ue  UB D 3 V so-
wie jUDS;2 j < jUB =2j. Es ist somit nicht sofort ersichtlich, ob T2 im Widerstands- oder
im Sättigungsbereich arbeitet. Daher ist hinsichtlich des Arbeitsbereiches von T2 zunächst
eine Annahme zu treffen und diese Annahme durch Rechnung zu bestätigen.
Aus Demonstrationsgründen wird im Folgenden die (falsche) Annahme ‚Der Transis-
tor T2 arbeitet ebenfalls im Sättigungsbetrieb‘ getroffen. Diese Annahme führt zu einem
Widerspruch, denn es muss gelten

IDS;1 D IDS;2 ; (4.51)

d. h. der Strom durch beide Transistoren muss in jedem Fall betragsmäßig gleich groß
sein. Mit Hilfe der beiden Stromgleichungen für den Sättigungsbetrieb (4.3) bzw. (4.6)
erhält man aus (4.51) die Bedingung
ˇn ˇp 2
.UGS;1  UT h;n /2 D UGS;2  UT h;p : (4.52)
2 2
Wegen ˇn D ˇp und jUT h;n j D jUT h;p j kann die Bedingung (4.52) jedoch nie erfüllt wer-
den, da wegen jUGS;1 j ¤ jUGS;2 j beide Transistoren bestrebt sind, vom Betrage her unter-
schiedlich hohe Ströme zu liefern. Wegen dieses Widerspruches muss die oben getroffene
Annahme verworfen werden, womit feststeht, dass der Transistor T2 im Widerstandsbe-
reich arbeitet.
Die Berechnung der Ausgangsspannung erfolgt mit Hilfe der Bedingung (4.51). Den
Strom IDS;1 des Transistors T1 können wir unmittelbar aus der Stromgleichung (4.3) be-
stimmen. Mit
ˇn
IDS;1 D .UGS;1  UT h;n /2 (4.53)
2
und den Zahlenwerten UGS;1 D Ue D 2 V sowie ˇn D 200 A V2 ergibt sich ein Wert
von IDS;1 D 100 A.
4.5 CMOS-Inverter 75

Für den Transistor T2 gilt die Stromgleichung im Widerstandsbereich (4.5). Einsetzen

dieser Beziehung sowie des Ergebnisses für den Strom IDS;1 in (4.51) führt auf
" #
2
UDS;2
IDS;2 D ˇp UGS;2  UT h;p UDS;2  D IDS;1 D 100 A : (4.54)
2

Mit UGS;2 D 3 V und ˇp D 200 A V2 erhält man die quadratische Gleichung
2
UDS;2 C 4 V  UDS;2 C 1 V2 D 0 (4.55)

mit den beiden Lösungen

UDS;2;1 D 3;732 V und UDS;2;2 D 0;268 V : (4.56)

Die erste Lösung .UDS;2 D 3;732 V/ führt zu einem Widerspruch, da die für den Wi-
derstandsbereich notwendige Bedingung UGS;2  UT h;p < UDS;2 nicht erfüllt ist. Mit der
zweiten Lösung ergibt sich für Ue D 2 V eine Ausgangsspannung von

Ua D UB C UDS;2
D 4;732 V : (4.57)

Da die Schaltung so dimensioniert wurde, dass die Übertragungskennlinie symmetrisch

ist, lässt sich diese nun leicht skizzieren. Das Ergebnis ist in Abb. 4.12 grafisch darge-
stellt, wobei sich die Ausgangsspannung für Ue D 3 V aus der Symmetrie der Kennlinie
ergibt. Zum Vergleich wurden zusätzlich die Resultate der PSpice-Simulation eingezeich-
net (gestrichelte Linie).

PSpice: 4_CMOS-Inverter

Abb. 4.12 Übertragungskenn- Ua

linie des CMOS-Inverters V
5 Simulation

4 Rechnung

1
Ue
0
0 1 2 3 4 5 V
76 4 Feldeffekttransistor

4.6 Schaltungen mit MOS-Feldeffekttransistoren

Aufgabenstellung
a. Gegeben sei die in Abb. 4.13 gezeigte Schaltung. Die Einsatzspannung der
Feldeffekttransistoren betrage UT h D 1;0 V. Die Kapazitäten C1 bis C3 seien
zunächst entladen. Zum Zeitpunkt t D 0 werde die Betriebsspannung UB D 5 V
zugeschaltet. Zu bestimmen sind die Werte der Spannungen U1 , U2 und U3 im
stationären Zustand.
b. Ein n-Kanal MOSFET wird als Analogschalter eingesetzt (Abb. 4.14, links). Der
Lastwiderstand RL sei sehr groß. Die Eingangsspannung Ue kann Werte zwi-
schen 0 V und UB D 5 V annehmen. Im ausgeschalteten Zustand (Steuersignal
˚ D 0 V) sperrt der Transistor und die Ausgangsspannung Ua ist gleich null.
Für den eingeschalteten Zustand (˚ D UB ) ergibt eine PSpice-Simulation die
in Abb. 4.14 (rechts) gezeigte Übertragungskennlinie Ua D f .Ue /. Nachteilig
ist, dass die Spannung am Ausgang nicht den Wert UB , sondern nur UB  UT h
erreicht. Ändern Sie daher die Schaltung unter Verwendung eines p-Kanal MOS-
FET so ab, dass im eingeschalteten Zustand der gesamte Spannungsbereich von
0 V bis UB übertragen wird.
PSpice: 4_MOSFET_als_Schalter
t=0
UB
D D D
T1 T3 T5

S S S

D D D
T2 T4 T6

S S S
C1 U1 C 2 U2 C3 U3

Abb. 4.13 Schaltung mit MOS-Feldeffekttransistoren

Φ Ua
UB
S D UB _ UTh
Ue RL Ua

Ue
UB

Abb. 4.14 n-Kanal MOSFET als Analogschalter und zugehörige Übertragungskennlinie im

eingeschalteten Zustand
4.6 Schaltungen mit MOS-Feldeffekttransistoren 77

Abb. 4.15 Schaltung mit t=0

einem MOSFET. Die Be- UB
triebsspannung UB wird zum D
Zeitpunkt t D 0 zugeschaltet T1

S
C1 U1

Lösung zu a. Schaltungen mit MOS-Feldeffekttransistoren (I)

Zur Lösung dieser Aufgabe untersuchen wir zunächst die in Abb. 4.15 dargestellte, ein-
fache Schaltung, bei der die Kapazität C1 als entladen angenommen werden soll, so dass
zunächst U1 D 0 V ist. Der Transistor habe die Einsatzspannung UT h .
Wird zum Zeitpunkt t D 0 der Schalter geschlossen, liegt die Betriebsspannung UB
an dem Gate- und dem Drain-Anschluss des Transistors. Der Transistor leitet und die
Kapazität wird aufgeladen. Damit erhöht sich die Spannung U1 an dem Kondensator und
es verringert sich entsprechend die Gate-Source-Spannung UGS des Transistors gemäß

UGS D UDS D UB  U1 : (4.58)

Da der Transistor aber nur leitet, solange die Gate-Source-Spannung UGS größer als die
Einsatzspannung UT h des Transistors ist, d. h. die Bedingung

UGS > UT h (4.59)

erfüllt ist, kann die Ausgangsspannung U1 nicht beliebig ansteigen. Vielmehr endet der
Aufladevorgang, wenn die Ausgangsspannung den Wert U1 D UB  UT h erreicht hat, da
dann der Strom durch den Transistor null wird.
Wir betrachten nun die linke Teilschaltung aus Abb. 4.13, bestehend aus den Transis-
toren T1 und T2 sowie der Kapazität C1 . Für den Transistor T1 gilt UGS;1 D UDS;1 , d.h es
liegen die selben Verhältnisse vor wie in der oben beschriebenen Schaltung aus Abb. 4.15.
Damit kann die Spannung an dem Sourceanschluss von Transistor T1 maximal auf den
Wert UB  UT h D 4 V ansteigen, da für größere Spannungen der Transistor sperren wür-
de. Wir untersuchen nun, wie weit die Spannung an der Source des Transistors T2 , d. h. die
Ausgangsspannung U1 ansteigen kann, wenn, wie beschreiben, an dem Drain-Anschluss
von T2 die Spannung 4 V beträgt. Auch hier gilt, dass der Transistor T2 solange leitet, wie
dessen Gate-Source-Spannung UGS größer als die Einsatzspannung UT h ist. Da an dem
Gate-Anschluss von T2 die Betriebsspannung von UB D 5 V anliegt, leitet der Transistor
mit UT h D 1 V offensichtlich solange, bis dessen Source-Potenzial auf einen Wert von
4 V angestiegen ist.
An dem ersten Transistor T1 fällt daher eine Spannung von UDS;1 D 1 V ab und an
dem Transistor T2 eine Spannung von UDS;2 D 0 V und die Spannung am Ausgang der
78 4 Feldeffekttransistor

Schaltung erreicht einen Endwert von

U1 D 4 V : (4.60)

Wir betrachten nun die mittlere Teilschaltung (Transistoren T3 und T4 sowie Kapazität
C2 ). Hier gelten für beide Transistoren die bereits für die Schaltung nach Abb. 4.15 an-
gestellten Überlegungen. An dem Transistor T3 fällt daher wiederum eine Spannung von
UDS;3 D 1 V ab, so dass die Source-Spannung des Transistors 4 V beträgt. Entsprechendes
gilt für den Transistor T4 , an dessen Drain- und Gate-Anschluss jeweils 4 V an liegen. An
T4 fällt daher ebenfalls eine Spannung von UDS;4 D 1 V ab und die Spannung über der
Kapazität C2 wird
U2 D 3 V : (4.61)
Es wird nun die rechte Teilschaltung (T5 , T6 und C3 ) betrachtet. Auch hier gelten für den
Transistor T5 wieder die gleichen Überlegungen wie für die Schaltung nach Abb. 4.15,
so dass die Source-Spannung des Transistors T5 4 V beträgt. Damit liegt an dem Gate-
Anschluss von T6 ebenfalls eine Spannung von 4 V, während der Drain-Anschluss an
die Versorgungsspannung UB D 5 V angeschlossen ist. Auf welchen Wert die Span-
nung an der Source von Transistor T6 ansteigen kann, wird wiederum von der Bedingung
bestimmt, dass der Transistor nur dann leitet, wenn dessen Gate-Source-Spannung UGS
größer als die Einsatzspannung UT h ist. Diese Bedingung ist jedoch nur erfüllt, solange
die Spannung an der Source mindestens 1 V unterhalb der Gate-Spannung liegt, d. h. die
Spannung am Ausgang der Schaltung erreicht einen Endwert von

U3 D 3 V : (4.62)

PSpice: 4_MOSFET-Schaltungen

Lösung zu b. Schaltungen mit MOS-Feldeffekttransistoren (II)

Nachteilig an der in Abb. 4.14 gezeigten Schaltung ist, dass im eingeschalteten Zustand
die Ausgangsspannung nicht über den Wert UB  UT h ansteigen kann, weil der Transistor
für Eingangsspannungen Ue UB  UT h sperrt. Schaltet man parallel zu dem n-Kanal
MOSFET einen p-Kanal MOSFET und steuert diesen mit dem invertierten Steuersignal
˚ an, so erhält man das in Abb. 4.16 gezeigte Transferelement. Bei dieser Schaltung ist
im eingeschalteten Zustand (˚ D UB und ˚ D 0 V) stets gewährleistet, dass einer der
beiden Transistoren leitet, so dass der gesamte Spannungsbereich von 0 V bis UB übertra-
gen werden kann. Das Transferelement wird daher verwendet, um zwei Schaltungsknoten,
abhängig vom Steuersignal ˚, niederohmig miteinander zu verbinden oder zu trennen.

PSpice: 4_Transferelement
4.6 Schaltungen mit MOS-Feldeffekttransistoren 79

Φ
Ua
UB

Ue RL Ua
Φ
Ue
UB

Abb. 4.16 Transferelement und zugehörige Übertragungskennlinie im eingeschalteten Zustand.

Die Bulk-Anschlüsse der Transistoren sind der Übersichtlichkeit halber nicht dargestellt
Optoelektronische Bauelemente
5

5.1 Verständnisfragen zu optoelektronischen Bauelementen

Aufgabenstellung

a. Bei steigender Bestrahlungsstärke Ee kommt es bei einem Fotowiderstand zu

einer Drehung der Strom-Spannungs-Kennlinie um den Koordinatenmittelpunkt
(Abb. 5.1, links), während es bei der Fotodiode zu einer Verschiebung der Kenn-
linie nach unten, d. h. in Richtung negativer Ströme ID kommt (Abb. 5.1, rechts).
Nennen Sie die Gründe für dieses unterschiedliche Verhalten der beiden Bauele-
mente.

Ι ΙD

Ee

Ee=0 Ee=0
U UD
Ee

Abb. 5.1 Strom-Spannungs-Kennlinie eines Fotowiderstandes (links) und einer Fotodi-

ode (rechts) bei steigender Bestrahlungsstärke Ee

b. Gegeben sei eine Lichtquelle, die nahezu monochromatisches rotes Licht mit
einer Wellenlänge von 650 nm abstrahlt. Dieses Licht trifft auf eine Halbleiter-

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 81

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
 82 5 Optoelektronische Bauelemente

probe aus undotiertem Cadmiumsulfid (Bandabstand: 2;4 eV). Wie ändert sich
die Leitfähigkeit des Materials aufgrund der Bestrahlung?

Lösung zu a. Strom-Spannungs-Verhalten von Fotowiderstand und Fotodiode bei

Bestrahlung mit Licht
Im Gegensatz zur Fotodiode ist beim Fotowiderstand eine von außen angelegte Spannung
U erforderlich, um die durch die Bestrahlung zusätzlich generierten Ladungsträger im
Innern des Bauelementes zu trennen und zu den Elektroden hin zu transportieren. Ver-
nachlässigt man den Dunkelstrom, so ist der durch den Fotowiderstand fließende Strom
demnach sowohl zu der Bestrahlungsstärke Ee als auch zu der Spannung U proportio-
5.2 nal, was zu der in Abb. 5.1, links gezeigten Widerstandsgeraden führt, deren Steigung mit
steigender Bestrahlungsstärke Ee zunimmt.
Bei der Fotodiode hingegen werden die durch die Bestrahlung generierten Ladungs-
träger durch das eingebaute elektrische Feld der Raumladungszone sofort getrennt und
zu den neutralen Bahngebieten hin abtransportiert, ohne dass dazu eine externe Span-
nung notwendig ist. Der Fotostrom steht daher direkt an den Elektroden der Fotodiode
zur Verfügung und ist in erster Näherung spannungsunabhängig. Der Fotostrom addiert
sich (mit negativem Vorzeichen) zu dem durch die Diodenspannung UD hervorgerufenen
5.3 Dunkelstrom, so dass sich die in Abb. 5.1, rechts gezeigte Strom-Spannungs-Kennlinie
der Fotodiode ergibt, die sich bei steigender Bestrahlungsstärke Ee in Richtung negativer
Ströme ID verschiebt.

S.m.i.L.E.: 5.2_Fotowiderstand u. 5.3_Fotodiode

Lösung zu b. Änderung der Leitfähigkeit eines Halbleiters bei Bestrahlung

Gemäß dem Lehrbuch, Abschn. 5.1.2 existiert für ein gegebenes Halbleitermaterial mit
dem Bandabstand Wg eine Grenzwellenlänge

hc
5.1.2 g D ; (5.1)
Wg
oberhalb derer praktisch keine Generation von Ladungsträgern mehr stattfinden kann, weil
die Energie der Photonen nicht ausreicht, um ein Elektron vom Valenzband in das Lei-
tungsband zu heben. Für undotiertes Cadmiumsulfid mit einem Bandabstand von Wg D
2;4 eV erhält man somit eine Grenzwellenlänge von
hc 1;24 m eV
g D D D 517 nm : (5.2)
Wg 2;4 eV
Da das verwendete Licht jedoch eine Wellenlänge von D 650 nm aufweist, reicht des-
sen Energie nicht aus, um Ladungsträger in nennenswertem Umfang zu generieren. Die
Leitfähigkeit des Materials bleibt somit nahezu unverändert.
5.2 Radiometrische und fotometrische Größen 83

5.2 Radiometrische und fotometrische Größen

Aufgabenstellung
Gegeben seien zwei punktförmige Lichtquellen A und B, die monochromatisches
Licht in alle Raumrichtungen gleichmäßig abstrahlen. Die abgegebene Strahlungs-
leistung betrage in beiden Fällen ˚e D 1 mW. Die Farbe des von der Lichtquelle A
abgestrahlten Lichtes sei gelbgrün mit einer Wellenlänge von A D 550 nm. Licht-
quelle B strahle ultraviolettes Licht der Wellenlänge B D 350 nm ab. Bestimmen
Sie für beide Lichtquellen

die Strahlstärke,
den Lichtstrom,
die Lichtstärke.

Hinweis: Bei monochromatischem Licht kann für jede radiometrische Größe Xe die
zugehörige fotometrische Größe Xv mittels der einfachen Beziehung

Xv D Km A. /Xe (5.3)

berechnet werden, wobei der konstante Faktor Km D 683 lm W1 das sog. foto-
metrische Strahlungsäquivalent darstellt und A. / die Empfindlichkeitskurve des
menschlichen Auges (s. Abb. 5.2) beschreibt, mit welcher bei der Berechnung der
fotometrischen Größen gewichtet werden muss.

Abb. 5.2 Empfindlichkeits- A( λ)

kurve A. / des menschlichen 1
Auges. Die Empfindlich-
keit ist bei Wellenlängen 0,8
von etwa 550 nm am größ- 0,6
ten. Licht mit Wellenlängen
kleiner etwa 380 nm und grö- 0,4
ßer etwa 780 nm wird vom 0,2
menschlichen Auge nicht mehr
wahrgenommen λ
400 500 600 700 800 nm

Lösung
Da die Lichtquellen in alle Raumrichtungen gleichmäßig strahlen, ergibt sich deren Strah-
lungsleistung ˚e durch Multiplikation der Strahlstärke Ie mit dem Raumwinkel einer
5.1.1
84 5 Optoelektronische Bauelemente

Kugelfläche (d. h. mit 4). Für die Strahlstärke beider Lichtquellen erhält man somit

˚e 1 mW
Ie D D
4 sr 4 sr
D 79;6 W sr1 : (5.4)

Im Gegensatz zu den radiometrischen Größen Strahlungsleistung ˚e und Strahlstärke Ie

handelt es sich bei dem Lichtstrom ˚v und der Lichtstärke Iv um fotometrische Größen,
d. h. diese Größen hängen zusätzlich von dem wellenlängenabhängigen Helligkeitsemp-
finden des menschlichen Auges ab.
Für das von der Lichtquelle A abgestrahlte Licht erhalten wir aus der in Abb. 5.2 ge-
zeigten Empfindlichkeitskurve A.550 nm/ D 1 und somit ergibt sich mit (5.3) für den
Lichtstrom der Quelle A

˚v;A D Km A.550 nm/ ˚e D 683 lm W1  1  1 mW

D 0;68 lm : (5.5)

Analog erhält man für die Lichtstärke der Quelle A

Iv;A D Km A.550 nm/ Ie D 683 lm W1  1  79;6 W sr1

D 0;054 lm sr1
D 0;054 cd : (5.6)

Das von der Lichtquelle B abgestrahlte ultraviolette Licht ist für das menschliche Auge
unsichtbar, somit ergibt sich für den Lichtstrom und die Lichtstärke dieser Quelle wegen
A.350 nm/ D 0 unmittelbar

˚v;B D 0 und Iv;B D 0 : (5.7)

Der Vollständigkeit halber sei darauf hingewiesen, dass der Zusammenhang (5.3) zur
Umrechnung von radiometrischen in fotometrische Größen nur für den Fall des mono-
chromatischen Lichtes gilt. Für den allgemeinen Fall einer breitbandigen Strahlung muss
über den gesamten sichtbaren Spektralbereich integriert werden, so dass man mit der spek-
tralen Verteilung Xe; D dXe =d der radiometrischen Größe Xe den Zusammenhang

Z nm
780

Xv D Km A. / Xe; . / d (5.8)
D380 nm

erhält.
5.3 Fotowiderstand 85

5.3 Fotowiderstand

Aufgabenstellung
Bei einem Fotowiderstand kann der Zusammenhang zwischen dem ohmschen Wi-
derstand R und der Beleuchtungsstärke Ev in der Praxis näherungsweise dargestellt
werden durch eine Potenzfunktion der Form
 
Ev
R D R1000 ; (5.9)
1000 lx

mit den beiden Kenngrößen  und R1000 , wobei  als die Steilheit des Fotowider-
standes bezeichnet wird und R1000 dem Hellwiderstand bei einer Beleuchtungsstär-
ke von Ev D 1000 lx entspricht.
Für die folgenden Teilaufgaben sei ein Fotowiderstand gegeben, dessen Kenngrö-
ßen zunächst unbekannt sind. Messungen bei Beleuchtungsstärken von 30 lx bzw.
100 lx ergaben Widerstände von R30 D 4;7 k bzw. R100 D 1;6 k .

a. Bestimmen Sie die Kenngrößen  und R1000 des Fotowiderstandes und tragen
Sie die Abhängigkeit des Widerstandes von der Beleuchtungsstärke in doppelt-
logarithmischer Darstellung auf.
b. Der Fotowiderstand soll nun in der in Abb. 5.3 gezeigten einfachen Mess-
schaltung zur Bestimmung der Beleuchtungsstärke eingesetzt werden. Es sei
U D 10 V. Dimensionieren Sie den Widerstand R2 so, dass bei einer Beleuch-
tungsstärke von 10 lx die Ausgangsspannung Ua D 1 V beträgt.
c. Stellen Sie die Ausgangsspannung Ua der Messschaltung nach Abb. 5.3 in Ab-
hängigkeit von der Beleuchtungsstärke Ev in doppelt-logarithmischem Maßstab
dar. Für welche Beleuchtungsstärken ist die Messschaltung geeignet?

Abb. 5.3 Einfache Messschal-

tung mit Fotowiderstand R1 R1
zur Bestimmung der Beleuch-
tungsstärke U

R2 Ua
86 5 Optoelektronische Bauelemente

Lösung zu a. Berechnung von Steilheit und Widerstand

Einsetzen der gemessenen Widerstände in (5.9) ergibt
 
30 lx
R30 D R1000 (5.10)
1000 lx

sowie  
100 lx
R100 D R1000 : (5.11)
1000 lx
Division von (5.10) durch (5.11) führt auf
 
R30 30 lx
D : (5.12)
R100 100 lx

Umstellen ergibt die gesuchte Steilheit

lg.R30 =R100 / lg.4;7 k =1;6 k /

D D
lg.100 lx=30 lx/ lg.100 lx=30 lx/
 0;9 : (5.13)

Stellt man (5.11) nach R1000 um, so erhält man schließlich für den Hellwiderstand
 
100 lx
R1000 D R100 D 1;6 k  0;10;9
1000 lx
 200 : (5.14)

In Abb. 5.4 ist die Abhängigkeit des Widerstandes R von der Beleuchtungsstärke Ev ge-
mäß Gl. (5.9) für D 0;9 und R1000 D 200 gezeigt. Diese Abhängigkeit entspricht
einer Potenzfunktion und ist daher in der Regel nichtlinear, bei doppelt-logarithmischer
Darstellung ergibt sich jedoch eine Gerade.

Lösung zu b. Dimensionierung der Messschaltung

Nach (5.9) ergibt sich bei einer Beleuchtungsstärke von 10 lx ein Widerstand von
 
10 lx
R10 D R1000 D 200  0;010;9
1000 lx
 12;6 k : (5.15)

Für die Ausgangsspannung der Messschaltung nach Abb. 5.3 gilt

R2
Ua D U : (5.16)
R2 C R1
5.3 Fotowiderstand 87

Abb. 5.4 Abhängigkeit R

des Widerstandes R von der Ω
Beleuchtungsstärke Ev für 100k
D 0;9 und R1000 D 200
in doppelt-logarithmischer 10k
Darstellung
1k

100

10
EV
1 10 100 1k 10k lx

Durch Umstellen ergibt sich

Ua 1V
R2 D R1 D 12;6 k
U  Ua 10 V  1 V
D 1;4 k : (5.17)

Lösung zu c. Ausgangsspannung der Messschaltung

Für die Ausgangsspannung der Messschaltung in Abhängigkeit von der Beleuchtungsstär-
ke erhält man mit (5.16) und (5.9)

R2
Ua .Ev / D U   : (5.18)
Ev
R2 C R1000 1000 lx

Dieser Zusammenhang ist in Abb. 5.5 in doppelt-logarithmischem Maßstab dargestellt.

Bei einer Beleuchtungsstärke von 10 lx ergibt sich gemäß Aufgabenstellung eine Aus-

Ua
10V

1V

100mV

10mV
EV
1 10 100 1k 10k lx

Abb. 5.5 Ausgangsspannung der Messschaltung nach Abb. 5.3 in Abhängigkeit von der Beleuch-
tungsstärke Ev in doppelt-logarithmischer Darstellung
88 5 Optoelektronische Bauelemente

gangsspannung von 1 V. Es ist zu erkennen, dass die Messschaltung für Beleuchtungs-

stärken bis etwa 100 lx eingesetzt werden kann, weil sich für größere Beleuchtungsstärken
zunehmend ein Begrenzungseffekt bemerkbar macht.

PSpice: 5_Fotowiderstand

5.4 Solarzelle

Aufgabenstellung
Es soll zunächst eine ideale Solarzelle betrachtet werden, deren Ersatzschaltbild in
Abb. 5.6 zu sehen ist (ideal bedeutet in diesem Zusammenhang, dass die Solarzelle
keine parasitären Verlustwiderstände aufweist).

Abb. 5.6 Ersatzschaltbild I

einer idealen Solarzelle mit
dem Lastwiderstand R I0
I ph U R

Iph ist der zu der Bestrahlungsstärke Ee proportionale Fotostrom, I0 der gemäß

Diodengleichung von der Spannung U abhängige Dunkelstrom und R der Lastwi-
derstand der Solarzelle. Für den Laststrom I gilt
h  q i
I D Iph  I0 D Iph  IS exp U 1 : (5.19)
kT

Die aktive Fläche der Solarzelle sei A D 10 cm2 . Bei einer Bestrahlungsstärke von
Ee D EAM1:5 D 1000 W m2 betrage der Kurzschlussstrom Ik D 300 mA und
die Leerlaufspannung Ul D 0;6 V. Der Einfachheit halber ist eine Temperatur von
T D 300 K D const. anzunehmen, d. h. die Erwärmung der Solarzelle durch die
Bestrahlung soll unberücksichtigt bleiben.
Bestimmen Sie

a. den optimalen Arbeitspunkt für maximale Leistungsabgabe (MPP = Maximum

Power Point),
b. den optimalen Lastwiderstand, den Füllfaktor und den Wirkungsgrad der Solar-
zelle.
5.4 Solarzelle 89

Im Folgenden soll eine reale Solarzelle betrachtet werden, bei der interne Ver-
lustprozesse durch zwei parasitäre Widerstände Rs und Rp modelliert werden
(siehe Ersatzschaltbild in Abb. 5.7). Der Serienwiderstand Rs repräsentiert da-
bei die unvermeidlichen Widerstände der Kontakte und neutralen Bahngebiete,
während der Parallelwiderstand Rp jegliche Art von Leckströmen beschreiben
soll, die z. B. aus Defekten oder Verunreinigungen des pn-Übergangs resultieren
oder durch Oberflächen-Rekombinationsprozesse hervorgerufen werden.

Abb. 5.7 Ersatzschaltbild Rs I

einer realen Solarzelle mit den
Verlustwiderständen Rs und I0 Ip
Rp sowie dem Lastwiderstand
R I ph Rp U R

c. Bestimmen Sie den Zusammenhang zwischen dem Laststrom I und der Span-
nung U im Ersatzschaltbild der realen Solarzelle unter Berücksichtigung der
Verlustwiderstände Rs und Rp . Hinweis: Das gesuchte Strom-Spannungs-
Verhalten lässt sich nur implizit in Form einer transzendenten Gleichung darstel-
len, die nur iterativ lösbar ist (z. B. mit Hilfe des Schaltungssimulators PSpice).
d. Untersuchen Sie mit Hilfe von PSpice den Einfluss des Parallelwiderstandes Rp
auf die Strom-Spannungs-Kennlinie der Solarzelle. Setzen Sie hierzu Rs D 0
und wählen Sie Rp D 1, 1 k , 100 , 10 .
e. Untersuchen Sie nun mit PSpice den Einfluss des Serienwiderstandes Rs auf
die Strom-Spannungs-Kennlinie der Solarzelle. Setzen Sie hierzu Rp ! 1 und
wählen Sie Rs D 0 m , 10 m , 100 m , 300 m , 1 .
f. Vergleichen Sie eine reale Solarzelle (Rs D 300 m , Rp D 1 k ) mit der idea-
len Solarzelle (Rs D 0 , Rp ! 1) hinsichtlich Füllfaktor, Wirkungsgrad,
maximaler Leistung, Leerlaufspannung und Kurzschlussstrom.

Lösung zu a. Ideale Solarzelle, optimaler Arbeitspunkt

Es wird zunächst der Sättigungsstrom IS aus dem Kurzschlussstrom Ik und der Leerlauf-
spannung Ul ermittelt. Aus (5.19) ergibt sich für den Leerlauf
h  q i
I D 0 D Iph  IS exp Ul  1 : (5.20)
kT
 90 5 Optoelektronische Bauelemente

P I

Ik
I
IMPP

MPP
Pmax

P=U.I

0 0
0 UMPP Ul U

Abb. 5.8 Laststrom I und Wirkleistung P D U I in Abhängigkeit von der Spannung U bei einer
Bestrahlungsstärke von Ee D 1000 W m2

Da der Fotostrom Iph bei der idealen Solarzelle gleich dem Kurzschlussstrom Ik ist, erhält
man durch Umstellen für den Sättigungsstrom
Ik 300 mA
IS D  q D   D 28;5 pA : (5.21)
exp Ul  1 0;6 V
kT exp  1
26 mV
Mit Hilfe von (5.19) können nun der Laststrom I sowie die an die Last abgegebene Wirk-
leistung P D UI in Abhängigkeit von der Spannung U bestimmt und tabellarisch oder
grafisch dargestellt werden (Abb. 5.8).

Durch Ablesen erhält man den optimalen Arbeitspunkt für maximale Leistungsabgabe:

5.4 UMPP D 0;52 V und IMPP D 285 mA : (5.22)

Die in diesem Arbeitspunkt an die Last abgegebene Leistung beträgt

Pmax D UMPP IMPP D 148 mW : (5.23)

PSpice: 5_Solarzelle_Ideal

Alternativ zu dem gezeigten Lösungsweg kann der MPP für die ideale Solarzelle auch
analytisch bestimmt werden. Aus (5.19) folgt für die abgegebene Leistung in Abhängig-
keit von der Spannung
h h  q ii
P .U / D U I.U / D U Iph  IS exp U 1 : (5.24)
kT
5.4 Solarzelle 91

Aus Abb. 5.8 ist ersichtlich, dass die Leistung P .U / im relevanten Spannungsbereich
0 U Ul genau ein Maximum besitzt. Dieses Maximum erhält man durch Nullsetzen
der ersten Ableitung, d. h. dP .U /=d U D 0. Mit der Temperaturspannung UT D kT =q
erhält man nach einigen Rechenschritten
   
d U U
P .U / D Iph C IS  IS C 1 exp D0: (5.25)
dU UT UT

Dieser Ausdruck kann umgeformt werden in

   
U U
Iph C IS  IS C 1 exp C 1 exp.1/ D 0 : (5.26)
UT UT

Umstellen ergibt    
U U Iph C IS
C 1 exp C1 D : (5.27)
UT UT IS exp.1/
Wir erhalten somit einen funktionalen Zusammenhang der Form x exp.x/ D y. Auflösen
nach x führt auf die Umkehrfunktion x D W .y/, wobei W die sog. Lambertsche W-
Funktion darstellt, die nur numerisch berechnet werden kann. Es ergibt sich
   
U Iph C IS
C1 DW : (5.28)
UT IS exp.1/

Durch Umstellen erhalten wir schließlich die gesuchte Spannung für maximale Leistungs-
abgabe    
Iph C IS
U D UMPP D UT W 1 : (5.29)
IS exp.1/
Mit UT D kT =q D 26 mV, Iph D Ik D 300 mA und IS D 28;5 pA ergibt sich
 
UMPP D 26 mV W 2;86  1010  1 : (5.30)

Mit W .2;86  1010 /  21;03 (iterativ ermittelt) erhalten wir als Endergebnis den Zahlen-
wert
UMPP D 0;52 V (5.31)
in Übereinstimmung mit der ersten Rechnung.

Lösung zu b. Lastwiderstand, Füllfaktor und Wirkungsgrad

Die Leistungsabgabe der Solarzelle an einen Lastwiderstand wird maximal, wenn der Wi-
derstand so gewählt wird, dass die Solarzelle im MPP betrieben wird. Daraus folgt direkt
die Dimensionierungsvorschrift für den optimalen Lastwiderstand

UMPP 0;52 V
RMPP D D (5.32)
IMPP 285 mA
D 1;82 :
 92 5 Optoelektronische Bauelemente

Der Füllfaktor FF ist definiert als das Verhältnis der maximal von der Solarzelle abgeb-
baren elektrischen Leistung im MPP zu dem Produkt aus Leerlaufspannung und Kurz-
schlussstrom. Man erhält
5.4
UMPP IMPP 0;52 V 285 mA
FF D D (5.33)
Ul Ik 0;6 V 300 mA
D 82;3%:

Der Wirkungsgrad  ist definiert als das Verhältnis der maximal abgebbaren elektrischen
Leistung zu der eingestrahlten optischen Leistung. Man erhält

Pmax UMPP IMPP 0;52 V 285 mA 148 mW

D D D 2 2
D (5.34)
˚e A Ee 10 cm 0;1 Wcm 1W
D 14;8 %:

Lösung zu c. Reale Solarzelle

Bei der realen Solarzelle kommt es zu einem Spannungsabfall am Serienwiderstand Rs ,
so dass über der Diode eine Spannung von U C I Rs abfällt (vgl. Ersatzschaltbild in
Abb. 5.7). Für den Dunkelstrom durch die Diode erhält man daher
h  q i
I0 D IS exp .U C I Rs /  1 : (5.35)
kT

Für den Strom Ip durch den Parallelwiderstand Rp gilt

U C I Rs
Ip D : (5.36)
Rp

Somit erhalten wir für den Zusammenhang zwischen Ausgangsspannung U und Laststrom
I die (implizite) Beziehung

I D Iph  I0  Ip
h  q i U CI R
s
D Iph  IS exp .U C I Rs /  1  : (5.37)
kT Rp

Gleichung (5.37) ist eine transzendente Gleichung, die nur iterativ gelöst werden kann.
Aus diesem Grunde werden die nachfolgenden Teilaufgaben mit dem Schaltungssimulator
PSpice bearbeitet.

Lösung zu d. Einfluss des Parallelwiderstandes

Um den Einfluss des Parallelwiderstandes Rp auf die Strom-Spannungs-Kennlinie der
realen Solarzelle zu untersuchen, wird eine PSpice-Simulation der Ersatzschaltung nach
Abb. 5.7 durchgeführt. Dabei wird der Serienwiderstand Rs kurzgeschlossen und der
5.4 Solarzelle 93

I
100 Ω 1k Ω ,
300mA

10 Ω

0
0 0,6V U

Abb. 5.9 Strom-Spannungs-Kennlinie der realen Solarzelle für unterschiedliche Werte des Paral-
lelwiderstandes Rp , bei kurzgeschlossenem Serienwiderstand Rs und einer Bestrahlungsstärke von
Ee D 1000 W m2

Parallelwiderstand Rp parametrisch geändert, so dass er nacheinander Werte von 1 G

(quasi unendlich), 1 k , 100 und 10 annimmt. Die Ergebnisse der Simulation sind in
Abb. 5.9 zu sehen.
Es ist zu erkennen, dass die Strom-Spannungs-Kennlinie der Solarzelle für Rp D 1 k
quasi identisch ist mit dem Verlauf der idealen Solarzelle mit Rp ! 1. Auch der Verlauf
für Rp D 100 weicht nur unwesentlich vom idealen Verlauf ab. Erst für Rp D 10
kommt es zu einem merklichen Abflachen der Kennlinie und zu einer Verringerung der
Fläche unterhalb der Kennlinie. Dies führt zu einer Reduzierung des Füllfaktors und damit
einhergehend zu einer Reduzierung der von der Solarzelle maximal abgebbaren Leistung
und zu einem geringeren Wirkungsgrad.
Wenn man berücksichtigt, dass bei den gegebenen Abmessungen typische Werte für
den Parallelwiderstand im Bereich von 1 k liegen, dann wird ersichtlich, dass der Par-
allelwiderstand bei Solarzellen eher eine untergeordnete Rolle spielt und in der Regel
vernachlässigt werden kann.

PSpice: 5_Solarzelle_Rp

Lösung zu e. Einfluss des Serienwiderstandes

Um den Einfluss des Serienwiderstandes Rs auf die Strom-Spannungs-Kennlinie der So-
larzelle mit Hilfe von PSpice zu untersuchen, wird der Parallelwiderstand Rp aus der
Ersatzschaltung nach Abb. 5.7 entfernt und der Serienwiderstand Rs parametrisch geän-
dert, so dass er nacheinander Werte von 1 n (quasi null), 10 m , 100 m , 300 m und
1 annimmt. Die Ergebnisse der Simulation sind in Abb. 5.10 zu sehen.
94 5 Optoelektronische Bauelemente

I
0 Ω , 10m Ω
300mA

100mΩ

300mΩ

1Ω

0
0 0,6V U

Abb. 5.10 Strom-Spannungs-Kennlinie der realen Solarzelle für unterschiedliche Werte des Seri-
enwiderstandes Rs bei einer Bestrahlungsstärke von Ee D 1000 W m2

Es ist zu erkennen, dass die Strom-Spannungs-Kennlinie der Solarzelle nur für sehr
geringe Serienwiderstände von Rs D 10 m quasi identisch ist mit dem Verlauf der idea-
len Solarzelle mit Rs D 0 . Bereits ein für die gegebenen Abmessungen relativ geringer
Serienwiderstand von Rs D 100 m reicht aus, um die Kennlinie abzuflachen, die Fläche
unterhalb der Kennlinie zu verringern und damit den Füllfaktor, die maximale Leistung
sowie den Wirkungsgrad zu reduzieren.
Serienwiderstände ab etwa 300 m führen bereits zu einer deutlichen Verschlech-
terung der betrachteten Solarzelle. Im Sinne eines hohen Wirkungsgrades ist es daher
unerlässlich, den Serienwiderstand möglichst gering zu halten, d. h. die Bahnwiderstände
zu minimieren und die Kontaktierung der Solarzelle zu optimieren.

PSpice: 5_Solarzelle_Rs

Lösung zu f. Vergleich zwischen idealer und realer Solarzelle

Um eine reale Solarzelle (Rs D 300 m , Rp D 1 k ) mit der idealen Solarzelle zu
vergleichen, wird eine PSpice-Simulation der Ersatzschaltung nach Abb. 5.7 mit den ent-
sprechenden Werten für Rs und Rp durchgeführt. Die Ergebnisse der Simulation sind in
Abb. 5.11 gezeigt, wobei die Kennlinien der realen Solarzelle durchgezogen und zum
Vergleich die der idealen Solarzelle gestrichelt gezeichnet sind. Aus den Simulationser-
gebnissen und mittels der Gln. (5.33) bzw. (5.34) lassen sich zudem die Kenngrößen Ul ,
Ik , UMPP , IMPP , Pmax , FF und  ermitteln. Diese sind zum Vergleich in Tab. 5.1 einander
gegenübergestellt.

PSpice: 5_Solarzelle_Real
5.4 Solarzelle 95

P I
I(real)
mW mA
I(ideal)
300
285
275
P(ideal)
148
124

P(real)

0 0 U
0 0,45 0,52 0,6 V

Abb. 5.11 Laststrom I und Wirkleistung P der idealen (gestrichelt) und der realen Solarzelle
(durchgezogen) in Abhängigkeit von der Spannung U bei einer Bestrahlungsstärke von Ee D
1000 W m2

Tab. 5.1 Gegenüberstellung der ermittelten Kenngrößen für die ideale und die reale Solarzelle
Ideale Solarzelle Reale Solarzelle
Ul 0;6 V 0;6 V
Ik 300 mA 300 mA
UMPP 0;52 V 0;45 V
IMPP 285 mA 275 mA
Pmax 148 mW 124 mW
FF 82;3 % 68;8 %
 14;8 % 12;4 %

Die Simulationsergebnisse zeigen, dass Leerlaufspannung Ul und Kurzschlussstrom

Ik bei der idealen und der realen Solarzelle gleich groß sind. Bei der realen Solarzelle
kommt es jedoch, hauptsächlich bedingt durch den Serienwiderstand Rs , zu einem Ab-
flachen der Strom-Spannungs-Kennlinie und somit zu einer Reduzierung des Füllfaktors
von 82;3 % auf 68;8 %. Proportional dazu verringert sich die maximal abgebbare Leistung
von 148 mW auf 124 mW, und der Wirkungsgrad sinkt ebenfalls proportional von 14;8 %
auf 12;4 %.
96 5 Optoelektronische Bauelemente

5.5 Luminiszenzdiode

Aufgabenstellung
Gegeben sei eine Luminiszenzdiode (LED), die in dem Arbeitspunkt UD D 2;6 V,
ID D 20 mA betrieben werden soll. Die Strom-Spannungs-Kennlinie ID D f .UD /
der LED ist in Abb. 5.12 durchgezogen gezeichnet.

Abb. 5.12 Strom-Spannungs- ID

Kennlinie der LED (durch-
gezogen) und Approximation
mA
durch Knickkennlinie (gestri- 40
chelt)
30

AP dUD
20 =15Ω
dID

10

UD
0
0 2,0 2,5 3,0 V

Zur Vereinfachung der nachfolgenden Rechnungen soll die Kennlinie der LED
durch eine aus zwei Geradenstücken bestehende Knickkennlinie (in Abb. 5.12 ge-
strichelt gezeichnet) wie folgt angenähert werden: Für Spannungen kleiner als 2;3 V
sei der Strom ID gleich null. Für Spannungen ab 2;3 V soll das zweite Geradenstück
eine Steigung aufweisen, die dem differentiellen Widerstand der LED im Arbeits-
punkt von rD D 15 entspricht.

a. Begründen Sie, warum es in der Praxis ungünstig ist, die LED direkt an eine
Betriebsspannungsquelle mit UB D 2;6 V anzuschließen, um den gewünschten
Arbeitspunkt einzustellen.
b. Die LED soll nun mit einem Vorwiderstand Rv bei einer Betriebsspannung von
UB D 10 V betrieben werden (Abb. 5.13). Dimensionieren Sie den Vorwider-

Abb. 5.13 Betrieb der LED RV

mit einem Vorwiderstand

UB UD
5.5 Luminiszenzdiode 97

stand so, dass sich der gewünschte Arbeitspunkt einstellt. Berechnen Sie die Än-
derung des Diodenstromes, wenn die Betriebsspannung um ˙10 % um ihren
Sollwert schwankt? Hinweis: Gehen Sie bei der Berechnung davon aus, dass die
LED durch die Knickkennlinie hinreichend genau beschrieben ist.
c. Die LED soll nun mit einer Konstantstromquelle betrieben werden, die aus
dem selbstleitenden n-Kanal MOSFET T1 und dem Sourcewiderstand RS be-
steht (Abb. 5.14). Der MOSFET habe folgende Daten: UT h D 3;0 V, kn D
20 A V2 und w= l D 500. Dimensionieren Sie die Schaltung so, dass sich
der gewünschte Arbeitspunkt für die LED einstellt. Bestimmen Sie mit Hil-
fe von PSpice die Änderung des Diodenstromes, wenn die Betriebsspannung
um ˙10 % um ihren Sollwert von UB D 10 V schwankt. Beschreiben Sie das
Funktionsprinzip der Stromquellenschaltung. Warum ist der von der Stromquel-
le gelieferte Strom zwar nahezu, aber nicht vollkommen konstant?

Abb. 5.14 Betrieb der LED

mit einer Konstantstromquelle,
bestehend aus dem MOSFET T1
T1 und dem Widerstand RS
UB RS

Lösung zu a. Betrieb der LED an einer Spannungsquelle

Die Strom-Spannungs-Charakteristik einer LED wird, wie bei einer herkömmlichen pn-
Diode, durch eine Exponentialfunktion beschrieben, die im Durchlassbereich relativ steil
verläuft. Schließt man die LED nun direkt an eine Betriebsspannungsquelle an, so haben
kleine Änderungen der Betriebsspannung eine große Auswirkung auf den Strom durch die
LED und somit auf deren Strahlungsleistung.
Anhand der Kennlinie in Abb. 5.12 sieht man beispielsweise, dass ein Anstieg der
Spannung um 10 % von 2;6 V auf 2;86 V einen Anstieg des Stromes von 20 mA auf etwa
40 mA zur Folge hat, was einer Zunahme um 100 % entspricht.
In der Praxis kann dieser Stromanstieg sogar noch größer ausfallen, weil ein steigender
Strom zu einer höheren Erwärmung der LED führt, was wiederum einen weiteren Anstieg
des Stromes nach sich zieht. Dieser Prozess kann sich bei konstanter Spannung und ohne
Begrenzung des Stromes weiter fortsetzen und schließlich sogar zur thermischen Zerstö-
rung des Bauelements führen.
98 5 Optoelektronische Bauelemente

Aus den genannten Gründen sollte eine LED stets mit möglichst konstantem Strom
betrieben werden. Die einfachste Möglichkeit zur Stromeinspeisung besteht darin, einen
Vorwiderstand zwischen Betriebsspannungsquelle und LED zu schalten (siehe Teilaufga-
be b.).

PSpice: 5_LED_ohne_Rv

Lösung zu b. Betrieb der LED mit Vorwiderstand

In der Schaltung nach Abb. 5.13 gilt für den Strom durch die LED

UB  UD
ID D : (5.38)
Rv

Damit sich der gewünschte Arbeitspunkt bei einer Betriebsspannung von UB D 10 V

einstellt, muss der Vorwiderstand wie folgt gewählt werden

UB  UD 10 V  2;6 V
Rv D D
ID 20 mA
D 370 : (5.39)

Gemäß Aufgabenstellung kann angenommen werden, dass die LED durch die Knickkenn-
linie nach Abb. 5.12 hinreichend genau charakterisiert ist. Dies bedeutet, dass die LED für
Spannungen ab 2;3 V allein durch ihren differentiellen Widerstand rD D 15 vollständig
beschrieben ist. Auf eine grafische oder iterative Analyse einer nichtlinearen Schaltung
kann daher verzichtet werden, denn für Strom- und Spannungsänderungen verhält sich
die Schaltung linear, solange nur sichergestellt ist, dass die LED leitet. Wir erhalten somit
das in Abb. 5.15 gezeigte Ersatzschaltbild.
Mit Hilfe des ohmschen Gesetzes kann nun auf einfache Weise die Stromänderung
ID berechnet werden, die sich aufgrund der Schwankung der Betriebsspannung UB
ergibt. Wir erhalten
UB
ID D : (5.40)
Rv C rD

Abb. 5.15 Lineares Ersatz- RV

schaltbild für Spannungs- und
Stromänderungen. Die leiten- ID
de LED wurde durch ihren
differentiellen Widerstand rD UB rD
ersetzt
5.5 Luminiszenzdiode 99

Eine Schwankung der Betriebsspannung um UB D 1 V (10 %) hat demnach eine Strom-

änderung von
1V
ID D
370 C 15
D 2;6 mA (5.41)

zur Folge, was einer relativen Änderung von 13 % entspricht. Der Strom ist also wesent-
lich stabiler als beim Betrieb ohne Vorwiderstand. Diese hier vorgestellte einfache Lösung
ist für viele Anwendungsbereiche ausreichend. Wenn höhere Anforderungen an die Stabi-
lität des Stromes bestehen, muss die LED mittels einer Konstantstromquelle angesteuert
werden (siehe Teilaufgabe c.).

PSpice: 5_LED_mit_Rv

Lösung zu c. Betrieb der LED mit Konstantstromquelle

Für den Verstärkungsfaktor des n-Kanal MOSFET T1 erhalten wir mit (4.4)
w
ˇn D kn D 10 mA V2 : (5.42)
l
Da der n-Kanal MOSFET T1 als Stromquelle fungieren soll, muss er in der Sättigung be-
trieben werden, denn nur in dieser Betriebsart ist der Drainstrom IDS durch den Transistor
nahezu unabhängig von der Drain-Source-Spannung UDS . Da der Drainstrom gleich dem
Strom durch die LED ist, erhalten wir mit (4.3) die Bedingung

ˇn
IDS D 20 mA D .UGS  UT h /2 : (5.43)
2
Umstellen nach UGS liefert die für den geforderten Arbeitspunkt notwendige Gate-Source-
Spannung
s s
2IDS 40 mA
UGS D UT h C D 3;0 V C
ˇn 10 mA V2
D 1;0 V : (5.44)

Da die Gate-Source-Spannung am Source-Widerstand RS abfällt, erhalten wir schließlich

UGS 1;0 V
RS D D
IDS 20 mA
D 50 : (5.45)

Wird die Schaltung mit PSpice simuliert und dabei die Betriebsspannung um UB D 1 V
geändert, so ergibt sich eine Stromänderung von ID  95 A, was einer prozentualen
 100 5 Optoelektronische Bauelemente

Abb. 5.16 Übertragungs- IDS

kennlinie des selbstleitenden
n-Kanal MOSFET und
Widerstandsgerade des Source-
Widerstandes RS RS =50Ω

AP
20mA

UGS
-3V -1V 0

Änderung von weniger als 0,5 % entspricht. Es zeigt sich somit eine deutliche Verbesse-
rung im Gegensatz zu der Schaltung mit Vorwiderstand.

PSpice: 5_LED_mit_Stromquelle

Das Funktionsprinzip der Stromquellenschaltung lässt sich anschaulich anhand der

Übertragungskennlinie des selbstleitenden n-Kanal MOSFET erklären, in die zusätz-
lich noch die Widerstandsgerade des Source-Widerstandes RS eingezeichnet wurde
(Abb. 5.16).
Da der durch den Drainstrom IDS hervorgerufene Spannungsabfall an RS mit umge-
kehrtem Vorzeichen auch zwischen Gate und Source des MOSFET anliegt, muss sich der
Arbeitspunkt der Schaltung als Schnittpunkt der Übertragungskennlinie des MOSFET mit
der Widerstandsgeraden von RS ergeben.
Ein höherer Strom als der im eingezeichneten Arbeitspunkt hätte einen höheren Span-
nungsabfall an RS und somit eine negativere Gate-Source-Spannung zur Folge, die zu
einer Verringerung des Stromes führen würde, bis sich der Arbeitspunkt wieder einge-
stellt hat. Umgekehrt hätte ein geringerer Strom als der im Arbeitspunkt einen geringeren
Spannungsabfall an RS und damit eine positivere Gate-Source-Spannung zur Folge, was
zu einem Anstieg des Stromes führen würde, bis sich der Arbeitspunkt wieder einstellt.
Das dieser Stabilisierung zugrunde liegende Schaltungskonzept der Gegenkopplung wird
in späteren Kapiteln dieses Buches näher betrachtet.
Der von der betrachteten Stromquellenschaltung gelieferte Strom ist nicht vollkom-
men konstant. Der Grund hierfür ist insbesondere die Kanallängenmodulation, die dazu
führt, dass der Drainstrom in der Sättigung in geringem Maße auch von der Drain-Source-
4.2.4 Spannung abhängt.
Anhand von Abb. 5.16 wird ersichtlich, dass das betrachtete Schaltungsprinzip zur
Stromstabilisierung nur mit selbstleitenden Transistoren realisiert werden kann. Zudem
sei noch angemerkt, dass in der Praxis, abweichend vom gezeigten Beispiel, für derartige
Schaltungen meist JFET (Junction-FET) anstelle von MOSFET verwendet werden.
Der Transistor als Verstärker
6

6.1 Verstärker mit n-Kanal MOSFET

Aufgabenstellung
Gegeben sei die in Abb. 6.1 (links) dargestellte Verstärkerschaltung mit der Be-
triebsspannung UB D 15 V und dem Drainwiderstand RD D 20 k . Der n-Kanal
MOSFET habe folgende Daten: UT h D 1 V, ˇn D 1 mA V2 sowie D 0;01 V1 .
Das Ausgangskennlinienfeld des MOSFET ist in Abb. 6.1 (rechts) gezeigt.

PSpice: 6_NMOS-Ausgangskennlinienfeld

UB
IDS
mA UGS = 2.4V

R2 RD 1.00

2.2V
0.75
2.0V
0.50
1.8V
Ua 0.25 1.6V
Ue R1 1.4V
1.2V
0 5 10 15 UDS
V

Abb. 6.1 Verstärkerschaltung mit n-Kanal MOSFET (links) und zugehöriges Ausgangskenn-
linienfeld (rechts)

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 101
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
 102 6 Der Transistor als Verstärker

a. Konstruieren Sie die Übertragungskennlinie Ua D f .Ue / des Verstärkers mit

Hilfe des gegebenen Ausgangskennlinienfeldes.
b. Es gelte nun zunächst R1 D 130 k und R2 D 680 k . Bestimmen Sie auf
grafischem Wege mit Hilfe des Ausgangskennlinienfeldes den Arbeitspunkt der
Schaltung. In welcher Betriebsart arbeitet der MOSFET?
c. Ist der in Teilaufgabe b. bestimmte Arbeitspunkt für den A-Betrieb geeig-
net? (Begründung!). Falls nein: Wählen Sie einen geeigneten Arbeitspunkt und
dimensionieren Sie den aus den Widerständen R1 und R2 bestehenden Span-
nungsteiler entsprechend.
d. Bestimmen Sie die Spannungsverstärkung aus der Übertragungskennlinie für
den in Teilaufgabe c. berechneten Arbeitspunkt.
e. Zeichnen Sie das Kleinsignalersatzschaltbild der Verstärkerschaltung für den
Arbeitspunkt nach Teilaufgabe c. und berechnen Sie daraus die Spannungs-
verstärkung der Schaltung. Vergleichen Sie das Ergebnis mit dem Resultat aus
Teilaufgabe d.
f. Es sei weiterhin der in Teilaufgabe c. berechnete Arbeitspunkt (A-Betrieb) einge-
stellt. An den Eingang der Schaltung werde nun über einen Koppelkondensator
eine Spannungsquelle Ue angeschlossen, die ein sinusförmiges Signal mit ei-
ner Amplitude von 300 mV liefert. Konstruieren Sie grafisch den Zeitverlauf der
Ausgangsspannung Ua , wenn diese ebenfalls über einen Kondensator ausgekop-
pelt wird. Welchen Zweck erfüllen die Koppelkondensatoren?
g. Stellen Sie nun den Arbeitspunkt der Schaltung durch geeignete Dimensi-
onierung des Basisspannungsteilers so ein, dass die positive Halbwelle des
Eingangssignals vollständig und die negative Halbwelle nicht übertragen wird.
Wie wird diese Betriebsart genannt? Konstruieren Sie überschlägig den Verlauf
der Ausgangsspannung, wenn die Amplitude des Eingangssignals 1 V beträgt.

Lösung zu a. Konstruktion der Übertragungskennlinie

Bei der gezeigten Verstärkerschaltung ist die Eingangsspannung Ue gleich der Gate-
Source-Spannung UGS und die Ausgangsspannung gleich der Drain-Source-Spannung
UDS . Die Übertragungskennlinie Ua D f .Ue / ist in diesem Fall also durch die Funktion
UDS D f .UGS / gegeben. Zur Konstruktion der Übertragungskennlinie gehen wir von fol-
genden Überlegungen aus. Zum einen ist der Strom IDS durch den Transistor gleich dem
Strom durch den Widerstand RD . Zum anderen gilt für den Strom durch den Widerstand
6.1.1 RD der Zusammenhang IDS D .UB  UDS /=RD . Diese lineare Beziehung können wir
nun in das Ausgangskennlinienfeld einzeichnen, wobei zwei Punkte ausreichen, um die
entsprechende Gerade zu konstruieren. Dazu bestimmen wir beispielsweise den Strom
durch den Widerstand RD für den Fall UDS D 0 bzw. UDS D UB , was auf die beiden
Werte IDS D UB =RD D 0;75 mA bzw. IDS D 0 führt. Die dadurch bestimmte Lastgerade
ist in Abb. 6.2 (links) dargestellt. Da der Strom durch den Widerstand und den Transistor
6.1 Verstärker mit n-Kanal MOSFET 103

IDS UDS
mA UGS = 2.4V V
15 G
1.00
F
A B 2.2V E
0.75 10
C 2.0V D
0.50
D 1.8V 5 C
0.25 E
1.6V
F
G 1.4V
1.2V
B
A

0 5 10 15 UDS 0 5 10 15 UGS
V V

Abb. 6.2 Aus dem Ausgangskennlinienfeld und der Lastgeraden (links) kann die Übertragungs-
kennlinie des Verstärkers konstruiert werden (rechts)

Abb. 6.3 Gleichstromersatz- UB

schaltbild der Verstärkerschal-
tung nach Abb. 6.1
R2 RD

R1

gleich groß ist, liefern die Schnittpunkte der Lastgeraden mit jeder einzelnen der Aus-
gangskennlinien für jeden Wert von UGS den entsprechenden Wert des Stromes IDS sowie
der Spannung UDS . Trägt man nun zu jedem Wert von UGS den dazugehörenden Wert von
UDS in einem Diagramm auf, ergibt sich schließlich die gesuchte Übertragungskennlinie
Ua D f .Ue /, wie in Abb. 6.2 (rechts) gezeigt ist.

S.m.i.L.E.: 6.1_Übertragungskennlinie

PSpice: 6_UebertragungsKL

Lösung zu b. Arbeitspunkt
Zur Arbeitspunktanalyse gehen wir von der in Abb. 6.3 dargestellten Gleichstromersatz-
schaltung der gegebenen Verstärkerschaltung aus.
Daraus lässt sich unmittelbar die Gate-Source-Spannung des MOSFET bestimmen, da
der aus den Widerständen R1 und R2 bestehende Spannungsteiler unbelastet ist. Wir er-
 104 6 Der Transistor als Verstärker

halten
R1
UGS;A D UB D 2;4 V : (6.1)
R1 C R2
Der gesuchte Arbeitspunkt der Schaltung ist also durch den Schnittpunkt der Lastgera-
den mit der Transistorkennlinie für UGS D 2;4 V gegeben (in Abb. 6.2, links, mit dem
Buchstaben A gekennzeichnet). Aus dem Diagramm können die zugehörigen Zahlenwer-
te abgelesen werden. Wir erhalten

UDS;A  0;7 V und IDS;A  0;7 mA : (6.2)

Aus der Lage des Arbeitspunktes im Ausgangskennlinienfeld erkennt man, dass der Tran-
sistor für UGS D 2;4 V im Widerstandsbereich arbeitet. Dies ergibt sich auch aus der
Ungleichung UGS;A  UT h > UDS;A .

S.m.i.L.E.: 6.1_BJT-Verstärker

PSpice: 6_Arbeitspunkt

Lösung zu c. Arbeitspunkt für A-Betrieb

Der in Teilaufgabe b. ermittelte Arbeitspunkt (in der Übertragungskennlinie mit dem
Buchstaben A gekennzeichnet) ist für den A-Betrieb ungeeignet, da er nicht in der Mitte
des aussteuerbaren Bereiches der Übertragungskennlinie liegt und daher eine gleichmäßi-
ge Aussteuerung mit einem Wechselsignal nicht möglich ist. Zudem ist die Steigung der
6.1.2 Übertragungskennlinie in diesem Punkt sehr gering, so dass sich nur eine geringe Span-
nungsverstärkung ergibt.
Bei der Wahl eines geeigneten Arbeitspunktes für den A-Betrieb sind mehrere Fakto-
ren zu berücksichtigen: Um den Arbeitspunkt herum sollte eine gleichmäßige und lineare
Aussteuerung sowohl für die positive als auch für die negative Halbwelle des Eingangssi-
gnals möglich sein. Weiterhin sollte die Steigung der Übertragungskennlinie im Arbeits-
punkt möglichst groß sein, um eine hohe Verstärkung der Eingangsspannung zu erreichen.
Gleichzeitig sollte der Ruhestrom IDS;A möglichst gering sein, um die Verlustleistung zu
minimieren und somit einen hohen Wirkungsgrad zu gewährleisten.
Unter Berücksichtigung der zuvor genannten Faktoren wählen wir als Kompromiss
den in Abb. 6.2 mit D gekennzeichneten Punkt (UDS;A  8 V und IDS;A  0;35 mA)
als neuen Arbeitspunkt. Dem Ausgangskennlinienfeld kann entnommen werden, dass für
diesen Arbeitspunkt eine Gate-Source-Spannung von

R1
UGS;A D 1;8 V D UB (6.3)
R1 C R2

erforderlich ist. Durch Umstellen von (6.3) und Einsetzen der gegebenen Zahlenwerte er-
halten wir das zur Einstellung dieses Arbeitspunktes erforderliche Widerstandsverhältnis
6.1 Verstärker mit n-Kanal MOSFET 105

des Eingangsspannungsteilers. Es ergibt sich ein Wert von

R1 3
D : (6.4)
R2 22

Da diese Beziehung lediglich das Widerstandsverhältnis festlegt, kann das Widerstands-

niveau des Spannungsteilers prinzipiell beliebig gewählt werden. Allerdings sollten die
Widerstände nicht zu niederohmig sein, da ansonsten ein sehr großer Querstrom durch den
Spannungsteiler fließen würde. Stehen Widerstände mit Nennwerten aus der Normreihe
E24 (s. Tab. 13.3 im Anhang) zur Verfügung, so lässt sich das geforderte Widerstandsver-
hältnis z. B. durch R1 D 150 k und R2 D 1;1 M einstellen.

S.m.i.L.E.: 6.1_Arbeitspunkt

Lösung zu d. Übertragungskennlinie, Spannungsverstärkung

Die Spannungsverstärkung einer Schaltung ist definiert als die Änderung der Ausgangs-
spannung bezogen auf die Änderung der Eingangsspannung und ist damit gleich der
Steigung der Übertragungskennlinie. Da die Spannungsänderungen um den eingestellten
Arbeitspunkt herum erfolgen, muss die Steigung im entsprechenden Arbeitspunkt be-
stimmt werden. Mit dem im Aufgabenteil c. bestimmten Wert der Gate-Source-Spannung
im Arbeitspunkt von UGS;A D 1;8 V ergeben sich die in Abb. 6.4 gezeigten Verhältnisse.
Ablesen ergibt eine Verstärkung von

UDS 6V 6.1.1
Au D  
UGS 0;4 V
D 15 : (6.5)

Abb. 6.4 Die Spannungs- UDS

verstärkung ist gleich der V
Steigung der Übertragungs-
15
kennlinie im Arbeitspunkt Arbeitspunkt
UGS
10
UDS,A UDS

0 1 2 3 4 5 UGS
UGS,A
V
 106 6 Der Transistor als Verstärker

Dabei bedeutet das negative Vorzeichen, dass bei einer Erhöhung der Eingangsspannung
die Ausgangsspannung abnimmt; Ein- und Ausgangssignal haben also eine Phasendre-
hung von 180ı zueinander.

Lösung zu e. Kleinsignalersatzschaltbild, Spannungsverstärkung

Zur Bestimmung des Kleinsignalersatzschaltbildes der Verstärkerschaltung bestimmen
wir zunächst deren Wechselstromersatzschaltbild durch Kurzschließen der Kapazitäten
und der Gleichspannungsquelle, was auf die in Abb. 6.5 gezeigte Schaltung führt.
6.4.1 Die Kleinsignalersatzschaltung ergibt sich dann, indem der MOSFET durch sein Klein-
signalersatzschaltbild (s. Abb. 4.7) ersetzt wird, so dass sich schließlich die in Abb. 6.6
gezeigte Schaltung ergibt. Die parasitären Kapazitäten des MOSFET wurden dabei nicht
mit berücksichtigt, weil an dieser Stelle die Frequenzabhängigkeit der Verstärkung nicht
von Interesse ist.
Für die weitere Berechnung benötigen wir die Netzwerkelemente der Kleinsignaler-
satzschaltung, die im Folgenden für den gegebenen Arbeitspunkt bestimmt werden.
Der Ausgangswiderstand r0 des MOSFET ist gleich dem Kehrwert der Steigung der
Ausgangskennlinie im Arbeitspunkt. Da jedoch der Parameter gegeben ist, kann r0 auch
auf einfache Weise mittels (4.11) berechnet werden. Mit UDS;A D 8 V, IDS;A D 0;35 mA
und D 0;01 V1 erhalten wir

UDS;A C 1=
r0 D D 309 k : (6.6)
IDS;A

Die Steilheit gm des MOSFET wird mittels (4.10) bestimmt. Mit ˇn D 1 mA V2 ergibt
sich p
gm D 2IDS;A ˇn .1 C UDS;A / D 870 S : (6.7)

Abb. 6.5 Wechsel-

stromersatzschaltbild der
Ua
Verstärkerschaltung nach Ue RD
R1 R2
Abb. 6.1

MOSFET

gmuGS
uGS ua
ue R1//R2 r0 RD

Abb. 6.6 Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 6.1

6.1 Verstärker mit n-Kanal MOSFET 107

Die Spannungsverstärkung der Schaltung kann nun durch Analyse der Schaltung nach
Abb. 6.6 bestimmt werden. Im Ausgangskreis erhalten wir zunächst die Beziehung

ua D gm uGS .RD ==r0 / ; (6.8)

wobei das Formelzeichen == zur Kennzeichnung der Parallelschaltung verwendet wurde.

Wegen uGS D ue folgt schließlich für die Spannungsverstärkung der Schaltung
ua
Au D D gm .RD ==r0 / D 870 S .20 k ==309 k /
ue
D 16;3 ; (6.9)

in guter Übereinstimmung mit dem in Teilaufgabe d. auf grafischem Wege bestimmten

Wert.

Lösung zu f. A-Betrieb, Konstruktion der Spannungsverläufe

Durch das Anschließen einer Signalquelle über einen Kondensator an den Eingang der
Verstärkerschaltung überlagert sich die Signalspannung Ue mit der im Arbeitspunkt ein-
gestellten Spannung UGS;A , so dass

UGS D UGS;A C Ue (6.10)

gilt. Der Koppelkondensator dient dabei der gleichstrommäßigen Trennung der Verstär-
kerschaltung und der Signalquelle, so dass diese gleichspannungsfrei sein kann. Durch
die Signalquelle erfolgt also eine Änderung der Spannung UGS um den Arbeitspunkt her-
um und damit auch eine entsprechende Änderung der Ausgangsspannung, wobei diese
ebenfalls über einen Kondensator ausgekoppelt wird, so dass auch die Ausgangsspannung
gleichspannungsfrei ist. Die Spannungsänderungen können bei gegebenem Verlauf der
Eingangsspannung Ue .t/ auf einfache Weise mit Hilfe der Übertragungskennlinie kon-
struiert werden (Abb. 6.7).
Dazu markieren wir zunächst den Arbeitspunkt (UGS;A ; UDS;A ) auf der Übertragungs-
kennlinie. Anschließend wird, entsprechend dem Zeitverlauf der Eingangsspannung, um 6.1.2
den Arbeitspunkt herum ausgesteuert. Dabei wird zu unterschiedlichen Zeitpunkten für
den jeweiligen Wert der Eingangsspannung Ue mittels der Übertragungskennlinie der zu-
gehörige Wert der Ausgangsspannung Ua bestimmt und auf diese Weise der Zeitverlauf
der Ausgangsspannung konstruiert.
In Abb. 6.7 ist die Phasendrehung von 180ı zwischen der Eingangs- und der Aus-
gangsspannung deutlich zu erkennen, d. h. eine positive Halbwelle am Eingang führt zu
einer negativen Halbwelle am Ausgang und umgekehrt. Ebenfalls ist zu erkennen, dass das
Ausgangssignal leicht verzerrt ist. So hat die negative Halbwelle am Ausgang eine größere
Amplitude (5 V) als die positive (4 V), obwohl beide Halbwellen der Eingangsspannung
die gleiche Amplitude (300 mV) besitzen. Dies ist damit zu erklären, dass die Übertra-
gungskennlinie im unteren Teil des Aussteuerbereiches insgesamt etwas steiler verläuft
 108 6 Der Transistor als Verstärker

Abb. 6.7 Überschlägige Kon- UDS

struktion des Zeitverlaufes der V
Ausgangsspannung mit Hil-
15 Ua
fe der Übertragungskennlinie
(A-Betrieb)
10 Arbeitspunkt ti 4V
UDS,A t

5 5V

Ua(ti)

0 1 3 4 5 UGS
UGS,A
t V

Ue(ti)
ti
Ue
300mV

als im oberen, wodurch die beiden Halbwellen des Eingangssignals eine unterschiedliche
Verstärkung erfahren. Für die positive Halbwelle des Eingangssignals ergibt sich eine Ver-
stärkung von etwa 5 V= C 300 mV D 16;7, für die negative Halbwelle hingegen eine
Verstärkung von etwa C4 V=  300 mV D 13;3, so dass sich im Mittel eine Verstär-
kung von 15 ergibt (in guter Übereinstimmung mit den Resultaten der vorangegangenen
Teilaufgaben).

S.m.i.L.E.: 6.1_Arbeitspunkt

PSpice: 6_A-Betrieb

Lösung zu g. AB-Betrieb, Konstruktion der Spannungsverläufe

Wird die Gate-Source-Spannung des MOSFET im Arbeitspunkt gleich der Einsatzspan-
nung gewählt
R1
UGS;A D UT h D 1;0 V D UB ; (6.11)
R1 C R2
so wird die positive Halbwelle des Eingangssignals wegen UGS > UT h vollständig und
die negative Halbwelle wegen UGS < UT h nicht übertragen. Diese Betriebsart wird AB-
Betrieb genannt. Durch Umstellen von (6.11) und Einsetzen der gegebenen Zahlenwerte
6.1.2 erhält man das dafür erforderliche Widerstandsverhältnis

R1 1
D : (6.12)
R2 14
6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk 109

Abb. 6.8 Überschlägige Kon- UDS Ua

struktion des Zeitverlaufes der V Arbeitspunkt
Ausgangsspannung mit Hil-
fe der Übertragungskennlinie 15 t
(AB-Betrieb)
10 10V

0 1 2 3 4 5 UGS
t V

Ue
1V 1V

Stehen Widerstände mit Nennwerten aus der Normreihe E24 zur Verfügung, so lässt sich
das Widerstandsverhältnis z. B. durch R1 D 100 k und R2 D 1;4 M einstellen.
Da im AB-Betrieb auch in dem stark nichtlinearen Bereich der Übertragungskennlinie
ausgesteuert wird, ergibt sich ein stark verzerrtes Ausgangssignal, insbesondere für kleine
Eingangsspannungen, wie aus Abb. 6.8 ersichtlich wird.

PSpice: 6_AB-Betrieb

6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk

Aufgabenstellung
Gegeben sei die in Abb. 6.9 gezeigte Verstärkerschaltung mit 4-Widerstands-
netzwerk. Die Betriebsspannung sei UB D 18 V und die Stromverstärkung des
Transistors betrage BN D 150.

a. Beschreiben Sie die Funktion der vier Widerstände R1 bis R4 .

b. Dimensionieren Sie die Schaltung so, dass sich ein Arbeitspunkt von IC;A D
4 mA und UCE;A D 8 V einstellt.
 110 6 Der Transistor als Verstärker

c. Ersetzen Sie die berechneten Widerstandswerte durch geeignete Werte aus der
Normreihe E12 (s. Tab. 13.2 im Anhang). Welcher Arbeitspunkt stellt sich nun
ein?

Abb. 6.9 Verstärkerschaltung UB

mit 4-Widerstandsnetzwerk
I2 IC,A

R2 R3 U3 C
∞

C∞
UB’ IB
UCE,A
I1 Ua
Ue
R1 R4 U4

Lösung zu a. Funktion der Widerstände R1 bis R4

Die Widerstände R1 und R2 bilden den sog. Basisspannungsteiler, mit dem die Basis-
spannung UB 0 eingestellt wird. Sind die Ströme durch die Widerstände R1 und R2 groß
gegenüber dem Basisstrom IB , so kann der Basisspannungsteiler als unbelastet und somit
die Spannung UB 0 als konstant angenommen werden.
6.2.1 Der Kollektorwiderstand R3 dient als Lastwiderstand der Schaltung. Wird am Eingang
der Schaltung die Spannung Ue erhöht, so erhöht sich auch die Basis-Emitter-Spannung
des Transistors und damit der Kollektorstrom. Die Änderung des Kollektorstromes be-
wirkt dann eine entsprechende Änderung der Spannung über dem Lastwiderstand R3
und damit der Ausgangsspannung. Die Größe des Lastwiderstandes beeinflusst somit
gleichzeitig die Ausgangsspannung der Schaltung im Arbeitspunkt und die Spannungs-
verstärkung.
Die Größe des Widerstandes R4 bestimmt die Größe des Kollektorstromes, da über
R4 die mittels der Widerstände R1 und R2 eingestellte Spannung UB 0 , vermindert um
die Basis-Emitter-Spannung von etwa 0;7 V, abfällt. Gleichzeitig wirkt R4 stabilisierend
auf den Arbeitspunkt. Erhöht sich beispielsweise der Kollektorstrom IC durch Tempera-
turerhöhung um den Betrag IC , so steigt der Emitterstrom IE näherungsweise um den
gleichen Betrag an. Dadurch kommt es zu einem Anstieg der Spannung U4 über dem
Emitterwiderstand. Da die Spannung UB 0 durch den Basisspannungsteiler konstant ge-
halten wird, hat der Anstieg von U4 eine Verringerung der Basis-Emitter-Spannung des
Transistors zur Folge. Dies führt zu einer Verringerung des Basisstromes, was wiederum
dem Anstieg des Kollektorstromes entgegenwirkt. Das Wegdriften des Arbeitspunktes
6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk 111

aufgrund der Temperaturerhöhung wird durch den beschriebenen Gegenkopplungsmecha-

nismus somit verhindert, der Arbeitspunkt bleibt weitgehend stabil.
Durch die Gegenkopplung mittels R4 wird jedoch auch die Verstärkung der Schal-
tung deutlich verringert. Ist dies nicht erwünscht, kann parallel zu R4 ein Kondensator
geschaltet werden, so dass der Widerstand nur für sehr niederfrequente Vorgänge (z. B.
Temperaturänderungen) wirksam ist, für höhere Frequenzen (z. B. Audiosignale) hinge-
gen quasi kurzgeschlossen ist. 6.4.2

Lösung zu b. Schaltungsdimensionierung
Bei der Dimensionierung der Schaltung beginnen wir zweckmäßigerweise mit dem Wider-
stand R4 . Da in der Aufgabenstellung keine anderen Angaben gemacht sind, wählen wir
die über diesem Widerstand abfallende Spannung gemäß dem Lehrbuch, Abschn. 6.2.1 zu

U4 D 1 V : (6.13)

Aufgrund der großen Stromverstärkung des Transistors ist IE  IC und somit ergibt
sich aus dem gegebenen Wert des Kollektorstromes im Arbeitspunkt für den Emitterwi-
derstand
U4 U4
R4 D 
IE;A IC;A
D 250 : (6.14)

Mit dem ebenfalls gegebenen Wert der Kollektor-Emitter-Spannung im Arbeitspunkt er-

gibt sich damit für die Spannung über dem Kollektorwiderstand

U3 D UB  U4  UCE;A D 18 V  1 V  8 V D 9 V : (6.15)

Damit können wir den Kollektorwiderstand berechnen und erhalten

U3
R3 D
IC;A
D 2;25 k : (6.16)

Zur Dimensionierung des Basisspannungsteilers wenden wir die Regel an, dass die Strö-
me I1 und I2 etwa um den Faktor 10 größer sein sollen als der Basisstrom, damit der
Spannungsteiler näherungsweise unbelastet ist. Mit IB;A D IC;A =BN D 26;7 A erhalten
wir somit für die Ströme durch die Widerstände R1 und R2

I1 D I2 D 10IB;A D 267 A : (6.17)

Der Spannungsabfall über dem Widerstand R1 ergibt sich aus dem bereits festgelegten
Wert von U4 und der Basis-Emitter-Spannung des Transistors, die wir mit UBE;A  0;7 V
112 6 Der Transistor als Verstärker

annähern. Die Masche im Basis-Emitter-Kreis liefert dann

UBE;A C U4
R1 D
I1
D 6;37 k : (6.18)

Für den Widerstand R2 erhalten wir unter Vernachlässigung des Basisstromes mit I2 D
UB =.R1 C R2 /

UB
R2 D  R1
I2
D 61 k : (6.19)

Lösung zu c. Arbeitspunktberechnung
Die in Teilaufgabe b. berechneten Widerstandswerte werden durch geeignete Werte aus
der Normreihe E12 ersetzt: R1 D 6;8 k , R2 D 56 k , R3 D 2;2 k und R4 D 270 .
Bei Vernachlässigung des Basisstromes gilt dann

R1 6;8 k
UB 0 D UB D 18 V D 1;95 V : (6.20)
R1 C R2 6;8 k C 56 k

Mit UBE;A  0;7 V ergibt sich für die Spannung über dem Emitterwiderstand

U4 D UB 0  UBE;A D 1;25 V : (6.21)

Daraus folgt schließlich für den Kollektorstrom im Arbeitspunkt

U4 1;25 V
IC;A  IE;A D D
R4 270
D 4;63 mA : (6.22)

Für die Kollektor-Emitter-Spannung erhalten wir

UCE;A D UB  IC;A R3 C IE;A R4  UB  IC;A .R3 C R4 /

D 6;56 V : (6.23)

Der sich durch die Verwendung von Widerstandswerten aus der Normreihe E12 ergebende
Arbeitspunkt weicht somit nicht unwesentlich von den in der Aufgabenstellung geforder-
ten Werten (IC;A D 4;0 mA, UCE;A D 8;0 V) ab.

PSpice: 6_4-Widerstandsnetzwerk
6.3 Stromspiegel mit npn-Bipolartransistoren 113

Tab. 6.1 Gegenüberstellung der Ergebnisse aus Simulation und Berechnung

PSpice-Simulation Berechnung
UB 0 1;80 V 1;95 V
U4 1;10 V 1;25 V
IC;A 4;06 mA 4;63 mA
UCE;A 7;98 V 6;56 V

In Tab. 6.1 sind die Ergebnisse der Arbeitspunktberechnung und der PSpice-Simulation
einander gegenübergestellt. Die Unterschiede sind in erster Linie darauf zurückzuführen,
dass bei der Berechnung von einem unbelasteten Basisspannungsteiler ausgegangen wur-
de, während bei der Simulation die Belastung des Spannungsteilers durch den Basisstrom
mit berücksichtigt wurde, was zu geringeren Spannungen UB 0 und U4 , und somit auch zu
einem geringeren Kollektorstrom IC;A und zu einer größeren Kollektor-Emitter-Spannung
UCE;A führt.

6.3 Stromspiegel mit npn-Bipolartransistoren

Aufgabenstellung
Gegeben sei die in Abb. 6.10 gezeigte Stromspiegelschaltung, mit der ein nahezu
konstanter Strom I0 durch den Transistor T2 eingestellt werden kann. Beide Tran-
sistoren weisen die gleiche Early-Spannung UAN und die gleiche Stromverstärkung
BN auf. Die Transfersättigungsströme IS1 und IS 2 der beiden Transistoren seien
zunächst beliebig. Die Spannung UB sei gleich 10 V.

Abb. 6.10 Stromspie-

U0
gelschaltung mit npn-
Bipolartransistoren Ιref

Ι0

T1 T2
UBE

UB-

a. Bestimmen Sie aus der Schaltung und den Transistorgleichungen die Beziehung
zwischen dem Strom I0 und dem Referenzstrom Iref in Abhängigkeit von IS1 und
IS 2 , BN , UAN sowie der Basis-Kollektor-Spannung UBC;2 , wenn die Spannung
U0 so groß ist, dass der Transistor T2 im normalen Verstärkerbetrieb arbeitet.
 114 6 Der Transistor als Verstärker

Berücksichtigen Sie hierbei, dass in diesem Fall die Basisströme der beiden
Transistoren nicht vernachlässigt werden dürfen und dass für die Basis-Emitter-
Spannungen auch nicht die Näherung UBE  0;7 V verwendet werden darf.
b. Wie vereinfacht sich die in Teilaufgabe a. gefundene Beziehung für sehr große
Werte von BN ?
c. Stellen Sie mit Hilfe der in Teilaufgabe b. ermittelten Beziehung den Strom I0 in
Abhängigkeit von der Spannung U0 dar. Vernachlässigen Sie hierbei die Basis-
Emitter-Spannung UBE gegenüber der betragsmäßig großen Spannung UB .
d. Skizzieren Sie den Verlauf I0 D f .U0 / für Iref D 1 mA, UAN D 75 V und
IS1 D IS 2 .
e. Welche Vorteile bringt die Verwendung eines Stromspiegels bei der Arbeits-
punkteinstellung gegenüber einem Widerstandsnetzwerk?

Lösung zu a. Berechnung des Stromes I0

Aus der Schaltung in Abb. 6.10 ergibt sich, dass der Transistor T1 stets im normalen
Verstärkerbetrieb arbeitet, da der Basis-Kollektor-Übergang wegen UBC D 0 V nicht in
Durchlassrichtung gelangen kann. Da der Strom Iref in den linken Zweig der Schaltung
eingeprägt ist, stellt sich damit eine Basis-Emitter-Spannung UBE ein, die gleichzeitig an
dem Transistor T2 anliegt. Dieser arbeitet ebenfalls im normalen Verstärkerbetrieb, da
gemäß Aufgabenstellung die Spannung U0 zunächst hinreichend groß ist.
Zur Bestimmung des Stromes in dem rechten Zweig der Schaltung ergibt sich zunächst
aus der Knotengleichung

IC;1 IC;2
Iref D IC;1 C IB;1 C IB;2 D IC;1 C C : (6.24)
BN BN

Unter Berücksichtigung des Early-Effektes lässt sich der Kollektorstrom von T2 mit Hilfe
von (3.3) berechnen und wir erhalten

6.3.1 h  q i UBC;2

IC;2 D IS 2 exp UBE  1 1  : (6.25)
3.2.5 kT UAN

Durch Umstellen und mit IC;2 D I0 erhält man den Ausdruck

 q  
I0 UBC;2 1
exp UBE  1 D 1 : (6.26)
kT IS 2 UAN

Der Kollektorstrom von T1 berechnet sich auf die gleiche Weise wie IC;2 . Wegen UBC;1 D
0 tritt der Early-Effekt jedoch nicht auf und wir erhalten den vereinfachten Ausdruck
h  q i
IC;1 D IS1 exp UBE  1 : (6.27)
kT
6.3 Stromspiegel mit npn-Bipolartransistoren 115

Durch Einsetzen von (6.25) und (6.27) in (6.24) ergibt sich

h  q i  1

IS 2

UBC;2

Iref D exp UBE  1 IS1 1 C C 1 : (6.28)
kT BN BN UAN

Mit (6.26) erhalten wir daraus schließlich nach einigen Umformungen die gesuchte Be-
ziehung  
UBC;2
IS 2 1 
UAN
I0 D Iref     : (6.29)
1 IS 2 UBC;2
IS1 1 C C 1
BN BN UAN

Lösung zu b. Näherung für sehr große Werte von BN

Für BN ! 1 vereinfacht sich die abgeleitete Beziehung (6.29) zu
 
IS 2 UBC;2
I0 D Iref 1 : (6.30)
IS1 UAN

Sind also die Stromverstärkungen der Transistoren hinreichend groß, so hängt das Verhält-
nis der Ströme durch die beiden Zweige der Schaltung lediglich von dem Verhältnis der
Transfersättigungsströme der Transistoren und der am Transistor T2 anliegenden Basis-
Kollektor-Spannung ab. Letztere bewirkt dabei den Early-Effekt, der mit zunehmender
Basis-Kollektor Sperrspannung von T2 zu einem größer werdenden Strom I0 führt. Ver-
nachlässigt man diesen Einfluss, ergibt sich zwischen den Strömen Iref und I0 der sehr
einfache Zusammenhang
IS 2
I0 D Iref : (6.31)
IS1

Lösung zu c. Abhängigkeit des Stromes I0 von der Spannung U0

Die Abhängigkeit des Stromes I0 von der Spannung U0 erhalten wir, wenn wir in der ab-
geleiteten Beziehung (6.30) die Spannung UBC durch U0 ausdrücken. Der entsprechende
Zusammenhang ergibt sich direkt aus der Schaltung in Abb. 6.10. Wir erhalten

UBC;2 D UBE C UB  U0 : (6.32)

Unter der Voraussetzung, dass U0 deutlich größer ist als UB , können wir die Basis-
Emitter-Spannung in dem Ausdruck vernachlässigen, d. h. es gilt

UBC;2  UB  U0 : (6.33)

Durch Einsetzen von (6.33) in (6.30) erhalten wir schließlich

 
IS 2 U0  UB
I0 D Iref 1C (6.34)
IS1 UAN
116 6 Der Transistor als Verstärker

Abb. 6.11 Ausgangskennli- Ι0 Steigung 1/r0

nie des Stromspiegels nach
Abb. 6.10 dΙ0
1mA dU0

-10V 0V U0

in Analogie zu dem Lehrbuch, Abschn. 6.3.1. Diese Beziehung gilt nach den getroffe-
nen Annahmen unter der Voraussetzung, dass die Spannung U0 groß genug ist, damit der
Transistor T2 im normalen Verstärkerbetrieb arbeitet.

Lösung zu d. Skizze des Verlaufes I0 D f .U0 /

Mit Iref D 1 mA, UAN D 75 V und IS1 D IS 2 sowie UB D 10 V erhalten wir aus (6.34)
die Beziehung
 
U0 C 10 V U0
I0 D 1 mA 1 C D 1;133 mA C : (6.35)
75 V 75 k

Diese Gleichung beschreibt eine Gerade mit der Steigung

dI0 1 1
D D ; (6.36)
d U0 r0 75 k

wobei der differentielle Widerstand r0 der Ausgangswiderstand des Transistors T2 ist.

Nähert sich die Spannung U0 jedoch der Spannung UB D 10 V, so gelangt der Basis-
Kollektor-Übergang von T2 in Durchlasspolung und T2 geht in den Sättigungsbetrieb. Dies
tritt etwa bei der Spannung U0 D UB C UBE auf, d. h. bei einer Spannung von etwa U0 D
9;3 V. Für kleinere Spannungen fällt der Strom I0 dann stark ab und die abgeleitete
Beziehung (6.35) verliert ihre Gültigkeit. An der Stelle U0 D 10 V ist die Kollektor-
Emitter-Spannung über dem Transistor T2 dann null und der Strom durch den Transistor
verschwindet ganz. Trägt man den Strom I0 über der Spannung U0 auf, so ergibt sich der
in Abb. 6.11 gezeigte Verlauf.

PSpice: 6_npn-Stromspiegel

Lösung zu e. Stromspiegel vs. Widerstandsnetzwerk

Da Stromspiegel aus Transistoren aufgebaut sind, kann bei der Verwendung von Strom-
spiegeln zur Arbeitspunkteinstellung auf Widerstände verzichtet werden. Dies ist insbe-
sondere bei integrierten Schaltungen von Bedeutung, da sich Widerstände in integrierten
Schaltungen nur ungenau dimensionieren lassen und zudem viel Platz beanspruchen.
6.4 Verstärker mit npn-Bipolartransistor 117

Ein weiterer Vorteil ist, dass sich durch den Einsatz von Stromspiegeln zur Arbeits-
punkteinstellung höhere Verstärkungen erreichen lassen als bei der Verwendung eines
Widerstandsnetzwerkes. Dies liegt darin begründet, dass die Spannungsverstärkung bei
einer Emitterschaltung näherungsweise gleich dem Produkt aus der Steilheit und der Last
des Transistors ist (vgl. Lehrbuch, Abschn. 6.4.2). Dieses Produkt kann jedoch nicht
beliebig groß werden, da eine größere Steilheit des Transistors einen höheren Kollek-
torruhestrom bedingt und das Produkt aus Kollektorruhestrom und Kollektorwiderstand,
d. h. der Spannungsabfall über dem Kollektorwiderstand, nicht größer werden kann als
die Betriebsspannung. Mit einem Stromspiegel hingegen kann der Ruhestrom durch eine
Verstärkerschaltung praktisch beliebig eingestellt werden; gleichzeitig besitzt der Strom-
spiegel einen hohen Ausgangswiderstand, der bei der Schaltung nach Abb. 6.10 allein
durch den Ausgangswiderstand des Transistors T2 gegeben ist. 6.4.4

6.4 Verstärker mit npn-Bipolartransistor

Aufgabenstellung
Gegeben sei die in Abb. 6.12 gezeigte Verstärkerschaltung mit den Betriebs-
spannungen UBC D 5 V und UB D 5 V. Folgende Daten seien bekannt:

Transistor: ˇN D 130, UAN D 75 V.

Widerstände: Re D 330 , R1 D 240 k , R2 D 10 k , R3 D 16 k sowie
Ra D 220 k .
Die Kapazitäten C1 D C2 D C3 seien hinreichend groß, so dass ihre Wirkung
auf das Übertragungsverhalten vernachlässigt werden kann.
Die parasitären Kapazitäten des Transistors seien vernachlässigbar.

UB+

R2 C
2

Re C1
T1 Ra Ua
C3
Ue R1
R3

UB-

Abb. 6.12 Verstärkerschaltung mit npn-Bipolartransistor

118 6 Der Transistor als Verstärker

a. Zeichnen Sie die Gleichstromersatzschaltung der Verstärkerschaltung und be-

rechnen Sie den Arbeitspunkt unter Vernachlässigung des Early-Effektes.
b. Geben Sie das Kleinsignalersatzschaltbild der Verstärkerschaltung an und be-
rechnen Sie die Spannungsverstärkung.
c. Bestimmen Sie den Ein- und Ausgangswiderstand der Schaltung.

Lösung zu a. Gleichstromersatzschaltung, Arbeitspunkt

Die Gleichstromersatzschaltung ergibt sich aus der Betrachtung der Schaltung nach
Abb. 6.12 für den Gleichstromfall. Die Kapazitäten können in diesem Fall durch Leerläu-
fe ersetzt werden und wir erhalten die in Abb. 6.13 gezeigte Schaltung. Aus der Masche
im Eingangskreis der Gleichstromersatzschaltung ergibt sich

IB;A R1 C UBE;A  IE;A R3 C UB D 0 : (6.37)

Daraus erhalten wir mit IE D .BN C 1/IB

UB C UBE;A
IB;A D  : (6.38)
R1 C .BN C 1/R3

Wegen (3.10) ist BN  ˇN D 130 und mit UBE;A  0;7 V ergibt sich schließlich

5 V C 0;7 V
IB;A D 
240 k C .130 C 1/16 k
D 1;84 A (6.39)

und

IC;A D BN IB;A
D 239 A : (6.40)

Abb. 6.13 Gleichstromersatz- UB+

schaltbild der Verstärkerschal-
tung nach Abb. 6.12 R2

R1
T1

R3

UB-
6.4 Verstärker mit npn-Bipolartransistor 119

Bipolartransistor T1
Re
gm uBE
R1 rπ uBE r0 ua
ue R2 Ra

Rein Raus

Abb. 6.14 Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 6.12

Mit dem Emitterstrom IE;A D .BN C 1/IB;A D 241 A lässt sich schließlich die
Kollektor-Emitter-Spannung der Schaltung im Arbeitspunkt berechnen. Aus der Masche
im Ausgangskreis der Schaltung nach Abb. 6.13 ergibt sich

UCE;A D UBC  IC;A R2 C IE;A R3  UB

D 3;75 V : (6.41)

Lösung zu b. Kleinsignalersatzschaltung, Spannungsverstärkung

Die Kleinsignalersatzschaltung erhalten wir, indem wir die Kapazitäten und die Gleich-
spannungsquellen kurzschließen und anschließend den Transistor durch dessen Kleinsi-
gnalersatzschaltbild (s. Abb. 3.10) ersetzen. Für die gegebene Schaltung führt dies auf
die in Abb. 6.14 dargestellte Ersatzschaltung. Da bei den hier durchgeführten Betrachtun- 6.4.1
gen das Frequenzverhalten nicht von Interesse ist, können die parasitären Kapazitäten des
Transistors vernachlässigt werden.
Aus dieser Schaltung können nun die Übertragungseigenschaften im Arbeitspunkt, wie
z. B. die Spannungsverstärkung, bestimmt werden. Dazu bilden wir zunächst die Masche
im Ausgangskreis und erhalten

ua D gm uBE .r0 ==R2 ==Ra / : (6.42)

Mit
R1 ==r
uBE D ue (6.43)
Re C .R1 ==r /
ergibt sich daraus für die Spannungsverstärkung der Schaltung der Ausdruck

ua R1 ==r
Au D D gm .r0 ==R2 ==Ra / : (6.44)
ue Re C .R1 ==r /

Mit Hilfe von (3.9), (3.11) und (3.12) können wir nun die Kleinsignalparameter des Tran-
sistors bestimmen. Dies führt auf

q IC;A 239 A
gm D IC;A D D D 9;2 mS (6.45)
kT UT 26 mV
 120 6 Der Transistor als Verstärker

sowie
ˇN 130
r D D D 14;1 k (6.46)
gm 9;2 mS
und
UAN C UCE;A 75 V C 3;75 V
r0 D D D 330 k : (6.47)
IC;A 239 A
Einsetzen der Zahlenwerte in (6.44) ergibt schließlich eine Spannungsverstärkung von

Au D 83 (6.48)

in guter Übereinstimmung mit dem Ergebnis der PSpice-Simulation.

PSpice: 6_Verstaerkerschaltung

Lösung zu c. Ein- und Ausgangswiderstand

Der Ein- und Ausgangswiderstand der Verstärkerschaltung kann direkt aus dem Kleinsi-
gnalersatzschaltbild (Abb. 6.14) abgelesen werden. Wir erhalten
6.4.2
Rein D R1 ==r
D 13;3 k (6.49)

und

Raus D R2 ==r0
D 9;7 k : (6.50)
Transistorgrundschaltungen
7

7.1 Einstufiger Verstärker mit MOSFET

Aufgabenstellung
Gegeben sei die in Abb. 7.1 gezeigte, einstufige Verstärkerschaltung mit Re D 50 ,
R1 D 100 k , R2 D 390 k , R3 D 15 k , Rk D 2 k sowie RL D 100 k . Die
Kapazitäten C1 seien unendlich groß. Für die Kleinsignalparameter des MOSFET
im Arbeitspunkt gelte gm D 1;06 mS und r0 D 200 k .

Abb. 7.1 Einstufige Ver- UB

stärkerschaltung mit n-Kanal
MOSFET
R2 R3
C∞
Re C∞

RL Ua
Ue R1 Rk

a. Welche Transistorgrundschaltung liegt vor?

b. Bestimmen Sie die Spannungsverstärkung Au der Schaltung. Vernachlässigen
Sie hierbei den Ausgangswiderstand r0 sowie die parasitären Kapazitäten des
MOSFET.
c. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswiderstand Raus
der Schaltung.

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 121
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
 122 7 Transistorgrundschaltungen

d. Welcher Wert ergibt sich für die Spannungsverstärkung Au , wenn der Widerstand
Rk wechselstrommäßig kurzgeschlossen wird?
e. Dimensionieren Sie die Schaltung so, dass sich eine Spannungsverstärkung von
Au D 8 ergibt, ohne dass sich der Arbeitspunkt des Transistors ändert.

Lösung zu a. Transistorgrundschaltung
Es liegt eine Sourceschaltung vor, da der Sourceanschluss des MOSFET der gemeinsame
Anschlusspunkt von Ein- und Ausgangskreis der Verstärkerschaltung ist.

Lösung zu b. Spannungsverstärkung
Die Bestimmung der Spannungsverstärkung erfolgt aus der Kleinsignalersatzschaltung
des Verstärkers. Diese erhalten wir aus der ursprünglichen Schaltung durch Kurzschließen
der Koppelkapazitäten und der Gleichspannungsquellen und durch Ersetzen des MOSFET
durch dessen Kleinsignalersatzschaltbild nach Abb. 4.7, was auf die in Abb. 7.2 gezeigte
7.1.2 Schaltung führt. Aus dieser Schaltung kann nun die Ausgangsspannung abhängig von
der Eingangsspannung berechnet werden. Zunächst erhalten wir im Ausgangskreis unter
Vernachlässigung von r0 die Beziehung

ua D gm uGS .R3 ==RL / : (7.1)

Im Eingangskreis gilt für die über dem Widerstand R1 ==R2 abfallende Spannung u0e

R1 ==R2
u0e D ue D uGS C gm uGS Rk : (7.2)
.R1 ==R2 / C Re
Damit ergibt sich für die Spannungsverstärkung

ua gm .R3 ==RL / R1 ==R2

Au D D : (7.3)
ue 1 C gm Rk .R1 ==R2 / C Re

Re
gmuGS
uGS
r0
R1//R2
ue u’e R3 RL ua

Rk

Rein Raus

Abb. 7.2 Kleinsignalersatzschaltbild der Schaltung nach Abb. 7.1

7.1 Einstufiger Verstärker mit MOSFET 123

Da gemäß Aufgabenstellung Re  .R1 ==R2 / ist, ist der rechte Quotient in (7.3) in guter
Näherung gleich eins und wir erhalten für die Spannungsverstärkung der Schaltung
gm .R3 ==RL /
Au D 
1 C gm Rk
D 4;4 : (7.4)

PSpice: 7_Einstufiger_Verstaerker_Au

Lösung zu c. Ein- und Ausgangswiderstand

Der Eingangswiderstand lässt sich direkt aus der Kleinsignalersatzschaltung nach Abb. 7.2
ablesen, da der Ausgangskreis der Schaltung keine Rückwirkung auf den Eingangskreis
hat. Wir erhalten

Rein D R1 ==R2 7.1.3

 80 k : (7.5)

PSpice: 7_Einstufiger_Verstaerker_Rein

Bei der Bestimmung des Ausgangswiderstandes muss der Einfluss der gesteuerten
Stromquelle berücksichtigt werden, die im Ausgangskreis liegt. Für die Berechnung set-
zen wir die Eingangssignalquelle ue zu null und schließen eine Testquelle ux an den
Ausgang an (Abb. 7.3). Der Ausgangswiderstand Raus ist dann gleich dem Quotienten
aus ux und dem in die Schaltung hinein fließenden Strom ix . 7.1.4
0
Zur Vereinfachung der Rechnung wird zunächst der Ausgangswiderstand Raus D
ux =iy ohne Berücksichtigung des Widerstandes R3 bestimmt. Im Ausgangskreis gilt

ux D ux1 C ux2 (7.6)

iy ix
gmuGS
uGS
r0 ux1
Re//R1//R2 R3 ux

Rk ux2

R’aus Raus

Abb. 7.3 Schaltung zur Bestimmung des Ausgangswiderstandes. Die Signalquelle am Eingang
wird kurzgeschlossen und am Ausgang der Schaltung wird eine Testquelle angeschlossen
124 7 Transistorgrundschaltungen

mit
ux1 D r0 .iy  gm uGS / (7.7)
und
ux2 D Rk iy : (7.8)
Da der Strom durch den Widerstand Re ==R1 ==R2 gleich null ist, ist die darüber abfallende
Spannung ebenfalls gleich null und es gilt

ux2 D uGS : (7.9)

Damit ergibt sich

ux D r0 .iy C gm Rk iy / C Rk iy (7.10)

und
0 ux
Raus D D r0 .1 C gm Rk / C Rk : (7.11)
iy
Da gemäß Aufgabenstellung r0  Rk ist, vereinfacht sich dieser Ausdruck zu

0
Raus D r0 .1 C gm Rk / D 624 k : (7.12)

Für den Ausgangswiderstand Raus unter Berücksichtigung von R3 ergibt sich damit
schließlich
0
Raus D Raus ==R3
D 14;6 k : (7.13)

PSpice: 7_Einstufiger_Verstaerker_Raus

Lösung zu d. Wechselstrommäßiger Kurzschluss von Rk

Wird der Gegenkopplungswiderstand Rk wechselstrommäßig kurzgeschlossen, so ergibt
sich aus (7.4) mit Rk D 0 für die Spannungsverstärkung

Au D gm .R3 ==RL /

D 13;8 : (7.14)

Der Gegenkopplungswiderstand beeinflusst also die Spannungsverstärkung, wobei ein

größerer Wert des Widerstandes zu einer kleineren Spannungsverstärkung führt.

PSpice: 7_Einstufiger_Verstaerker_Au_2
7.2 Zweistufiger Verstärker 125

Abb. 7.4 Die gewünschte Source-Anschluss

Spannungsverstärkung von
Au D 8 lässt sich einstellen, Rk
indem man den Widerstand Rk
in Abb. 7.1 durch das gezeigte
Netzwerk mit Rk D 680 und
R4 D 1;3 k ersetzt R4 C∞

Lösung zu e. Dimensionierung für Au D 8

Umstellen von (7.4) nach Rk ergibt mit Au D 8

gm .R3 ==RL / C Au
Rk D 
gm Au
 680 : (7.15)

Für eine Spannungsverstärkung von Au D 8 ist also ein Gegenkopplungswiderstand von

Rk  680 erforderlich. Damit sich durch diese Maßnahme der Arbeitspunkt des MOS-
FET nicht ändert, muss sichergestellt sein, dass gleichstrommäßig zwischen Source und
Masse weiterhin ein Widerstand von 2 k (der ursprüngliche Wert von Rk ) wirksam ist.
Dies erreicht man z. B., indem in Serie zu Rk ein wechselstrommäßig kurzgeschlossener
Widerstand

R4 D 2 k  Rk
 1;3 k (7.16)

geschaltet wird. Der Widerstand Rk in Abb. 7.1 ist also durch das in Abb. 7.4 gezeigte
Netzwerk mit den in (7.15) und (7.16) berechneten Widerstandswerten zu ersetzen.

PSpice: 7_Einstufiger_Verstaerker_Au_3

7.2 Zweistufiger Verstärker

Aufgabenstellung
Gegeben sei die in Abb. 7.5 gezeigte, zweistufige Verstärkerschaltung mit UB D
10 V, R1 D 9;1 k , R2 D 2 k und RL D 10 k . Von den Transistoren seien
folgende Daten bekannt:

npn-Transistor: BN D 170, UAN D 75 V,

pnp-Transistoren: BN D 230, UAN D 115 V.
126 7 Transistorgrundschaltungen

Die Eigenschaften der pnp-Transistoren T2 bis T4 seien identisch. Zur Vereinfa-

chung der Berechnungen soll zunächst angenommen werden, dass das Kollektorpo-
tenzial UC;1 des Transistors T1 mit Hilfe der Gleichspannungsquelle UBE;A auf die
Mitte des aussteuerbaren Bereiches eingestellt und konstant gehalten wird, d. h. es
sei UC;1 D UB =2 D 5 V.

UB

T3 T4
R2
C∞

R1 UC,1
T2

T1
Ue RL

UBE,A

Abb. 7.5 Zweistufige Verstärkerschaltung

a. Erklären Sie die Funktion der einzelnen Bauelemente der Schaltung. In welcher
Transistorgrundschaltung arbeiten die Transistoren T1 und T2 ?
b. Berechnen Sie überschlägig und unter Vernachlässigung der Basisströme die
Kollektorströme sowie die Kollektor-Emitter-Spannungen der vier Transistoren
im Arbeitspunkt.
c. Ermitteln Sie die Kleinsignalparameter der Transistoren im Arbeitspunkt.
d. Bestimmen Sie die Spannungsverstärkung der beiden Verstärkerstufen sowie der
Gesamtschaltung. Nehmen Sie zu diesem Zweck sinnvolle Vereinfachungen vor.
e. Berechnen Sie den Eingangs- und den Ausgangswiderstand der beiden Stufen.
Nehmen Sie auch hier sinnvolle Vereinfachungen vor.
f. Bei einer realen Schaltung wäre das Kollektorpotenzial des Transistors T1 auf-
grund der hohen Spannungsverstärkung der ersten Stufe äußerst instabil, d. h.
es würde sehr stark auf Temperaturänderungen und geringste Änderungen der
Spannung UBE;A reagieren. Eine Möglichkeit, den Arbeitspunkt der Schaltung
einzustellen und zu stabilisieren, ist in Abb. 7.6 gezeigt. Dimensionieren Sie die
Widerstände R3 und R4 so, dass sich ein Kollektorpotenzial von UC;1 D 5 V
ergibt. Beschreiben sie die Funktionsweise der Stabilisierung.
7.2 Zweistufiger Verstärker 127

Abb. 7.6 Schaltung zur Ar- UB

beitspunkteinstellung und
-stabilisierung T3 T4

R1

R3 UC,1

C∞
T1

Ue R4

Lösung zu a. Funktionsbeschreibung der Bauelemente

Der Transistor T1 bildet die erste Verstärkerstufe der in Abb. 7.5 gezeigten, zweistufigen
Verstärkerschaltung. Da der Emitter von T1 der gemeinsame Anschlusspunkt von Ein-
und Ausgangskreis der Verstärkerstufe ist, arbeitet dieser Transistor in Emitterschaltung.
Der Kollektorstrom von T1 wird mit Hilfe des aus den Transistoren T3 und T4 sowie dem
Widerstand R1 bestehenden Stromspiegels eingestellt.
Der Transistor T2 bildet die zweite Stufe der Verstärkerschaltung. Dieser Transistor ar- 7.1
beitet in Kollektorschaltung. Der Widerstand R2 ist der Arbeitswiderstand von T2 , d. h.
durch R2 werden Änderungen des Emitterstromes von T2 in Änderungen der Ausgangs-
spannung umgesetzt. Der Koppelkondensator C1 sperrt den am Emitter von T2 liegenden 7.2
Gleichspannungsanteil des Ausgangssignals, so dass am Lastwiderstand RL ein reines
Wechselsignal abfällt.

Lösung zu b. Arbeitspunkte der Transistoren

Wir betrachten zunächst den Stromspiegel T3 , T4 . Da die beiden Transistoren baugleich
sind, sind unter Vernachlässigung des Ausgangswiderstandes von T4 auch die Kollektor-
ströme IC;3 und IC;4 gleich groß, wobei der Kollektorstrom durch T3 bei Vernachlässigung
der Basisströme dem Strom durch den Widerstand R1 entspricht. Mit der Näherung UBE D
0;7 V für die Basis-Emitter-Spannung des pnp-Transistors T3 ergibt sich für die Span-
nung über dem Widerstand R1 ein Wert von UB C UBE;3 und die Kollektorströme durch 6.3.1
T3 und T4 werden schließlich

UB C UBE;3 10 V  0;7 V
IC;4 D IC;3 D  D
R1 9;1 k
D 1 mA : (7.17)
128 7 Transistorgrundschaltungen

Unter Vernachlässigung des Basisstromes von T2 ist der Kollektorstrom von T1 vom Be-
trage her gleich dem Kollektorstrom von T4 und wir erhalten

IC;1 D IC;4 D IC;3 D 1 mA : (7.18)

Das Emitterpotenzial von T2 ist durch das Kollektorpotenzial UC;1 von T1 festgelegt. Mit
dem in der Aufgabenstellung vorgegebenen Wert von UC;1 D 5 V und der Näherung
UBE D 0;7 V für die Basis-Emitter-Spannung des pnp-Transistors T2 wird

UE;2 D UC;1  UBE;2 D 5 V C 0;7 V D 5;7 V : (7.19)

Der Kollektorstrom IC;2 ist unter Vernachlässigung des Basisstromes von T2 gleich dem
durch den Widerstand R2 fließenden Strom und wir erhalten

UB  UE;2 10 V  5;7 V
IC;2 D  D
R2 2k
D 2;15 mA : (7.20)

Da die Potenziale UC;1 und UE;2 bekannt sind, lassen sich die Kollektor-Emitter-
Spannungen der Transistoren auf einfache Weise bestimmen, was auf die folgenden
Ergebnisse führt:

UCE;1 D UC;1 D 5 V ; (7.21)

UCE;2 D UE;2 D 5;7 V ; (7.22)
UCE;3 D UBE;3 D 0;7 V ; (7.23)
UCE;4 D UC;1  UB D 5 V : (7.24)

PSpice: 7_Zweistufiger_Verstaerker_AP

Lösung zu c. Kleinsignalparameter der Transistoren

Die Kleinsignalparameter der Transistoren lassen sich auf einfache Weise mit Hilfe von
(3.9) bis (3.12) und den Ergebnissen aus Teilaufgabe b. berechnen (vgl. Abschn. 3.3 und
6.4). Die Ergebnisse der Berechnungen sind in Tab. 7.1 zusammengefasst. Es zeigt sich
eine gute Übereinstimmung mit den Ergebnissen der PSpice-Simulation

PSpice: 7_Zweistufiger_Verstaerker_AP .

Nach Durchführung der Simulation werden die Kleinsignalparameter der Transistoren im

Abschnitt Operating Point Information in der Ausgabedatei (Dateiendung .out) aufgelis-
tet.
7.2 Zweistufiger Verstärker 129

Tab. 7.1 Kleinsignalparameter der Transistoren

T1 T2 T3 T4
gm 38;5 mS 82;7 mS 38;5 mS 38;5 mS
ˇN 170 230 230 230
r 4;4 k 2;8 k 6k 6k
r0 80 k 56 k 116 k 120 k

Stufe I Stufe II

T1 T2
ix
gm1 uBE,1 gm2 uBE,2
rπ1 uBE,1 r0,1 rπ 2 uBE,2 r0,2
ue r0,4 u1

R2//RL ua
Rein,2

Abb. 7.7 Kleinsignalersatzschaltbild des zweistufigen Verstärkers nach Abb. 7.5

Lösung zu d. Spannungsverstärkung
Zur Berechnung der Spannungsverstärkung wird zunächst die Kleinsignalersatzschaltung
(Abb. 7.7) des zweistufigen Verstärkers ermittelt. Dazu schließen wir die Kapazität und die
Gleichspannungsquellen der ursprünglichen Schaltung kurz und ersetzen die Transistoren
T1 und T2 durch ihr Kleinsignalersatzschaltbild (s. Abb. 3.10). Gemäß dem Lehrbuch,
Abschn. 6.3.1 kann dabei der Stromspiegel T3 , T4 im Kleinsignalersatzschaltbild durch 6.4.1
den Ausgangswiderstand r0;4 des Transistors T4 berücksichtigt werden. 6.4.5
Die Spannungsverstärkung der Gesamtschaltung setzt sich aus den Spannungsverstär-
kungen der beiden einzelnen Verstärkerstufen zusammen, die wir im Folgenden getrennt
berechnen. Bei der Berechnung der Spannungsverstärkung der ersten Stufe ist zu be-
achten, dass diese durch die zweite Stufe belastet wird. Es muss daher zunächst der
Eingangswiderstand Rein;2 der zweiten Stufe (vgl. Abb. 7.7) bestimmt werden. Dazu bil-
den wir die Maschengleichung am Eingang der zweiten Stufe und erhalten 7.1.2
7.2.3
u1 D uBE;2 C ua : (7.25)

Dabei gilt für die Ausgangsspannung ua

ua D .ix C gm2 uBE;2 /.R2 ==RL / ; (7.26)

130 7 Transistorgrundschaltungen

ie
gm1 uBE,1
rπ1 uBE,1
ue r0,1 r0,4 Rein,2 u1

Rein,1

Abb. 7.8 Kleinsignalersatzschaltbild der ersten Verstärkerstufe. Die zweite Stufe wird durch deren
Eingangswiderstand Rein;2 berücksichtigt

wenn man den Ausgangswiderstand r0;2 des Transistors T2 zur Vereinfachung der Rech-
nung vernachlässigt. Für den Strom ix , der in die zweite Stufe fließt, ergibt sich mit (3.11)
uBE;2 gm2 uBE;2
ix D D : (7.27)
r2 ˇN;2
Wegen ˇN;2  1 kann der Basisstrom ix gegenüber dem Kollektorstrom gm2 uBE;2 ver-
nachlässigt werden und wir erhalten in guter Näherung

ua D gm2 uBE;2 .R2 ==RL / : (7.28)

Mit (7.25) ergibt sich für die am Eingang der zweiten Stufe anliegende Spannung

u1 D uBE;2 .1 C gm2 .R2 ==RL // D r2 ix .1 C gm2 .R2 ==RL // : (7.29)

Für den Eingangswiderstand der zweiten Stufe erhalten wir schließlich

u1
Rein;2 D D r2 .1 C gm2 .R2 ==RL //  390 k (7.30)
ix
mit R2 ==RL D 1;67 k sowie mit r2 D 2;8 k und gm2 D 82;7 mS gemäß Tab. 7.1.
Zur Bestimmung der Verstärkung der ersten Stufe können wir daher das in Abb. 7.8
gezeigte, vereinfachte Kleinsignalersatzschaltbild verwenden, in welchem die zweite Ver-
stärkerstufe durch deren Eingangswiderstand Rein;2 berücksichtigt ist.
Die Ausgangsspannung u1 der ersten Stufe lässt sich dann direkt aus der Ersatzschal-
tung bestimmen, was auf

u1 D gm1 uBE;1 .r0;1 ==r0;4 ==Rein;2 / (7.31)

führt. Mit uBE;1 D ue und den Ergebnissen aus Tab. 7.1 erhalten wir schließlich für die
Spannungsverstärkung der ersten Verstärkerstufe
u1
Au;I D D gm1 .r0;1 ==r0;4 ==Rein;2 / D 38;5 mS  42;7 k
ue
D 1645 : (7.32)
7.2 Zweistufiger Verstärker 131

Zur Berechnung der Spannungsverstärkung der zweiten Verstärkerstufe verwenden wir

die Schaltung aus Abb. 7.7. Mit (7.28) und (7.29) ergibt sich

ua gm2 .R2 ==RL / 7.2.2

Au;II D D
u1 1 C gm2 .R2 ==RL /
D 0;993 : (7.33)

Die Spannungsverstärkung der Gesamtschaltung ist das Produkt aus den Verstärkungen
der beiden Stufen, d. h.
ua
Au D D Au;I Au;II
ue
 1630 : (7.34)

PSpice: 7_Zweistufiger_Verstaerker_Au

Die Verstärkung der Schaltung wird also im Wesentlichen durch die erste Verstärkerstufe
erzielt, während die zweite Stufe eine Verstärkung von etwa eins hat und somit praktisch
nicht zur Verstärkung beiträgt. Die Aufgabe der zweiten Stufe wird in Teilaufgabe e. un-
tersucht.

Lösung zu e. Ein- und Ausgangswiderstand

Der Eingangswiderstand Rein;1 der ersten Verstärkerstufe kann direkt aus Abb. 7.8
abgelesen werden. Wir erhalten

ue
Rein;1 D D r1 7.1.3
ie
D 4;4 k : (7.35)

Zur Bestimmung des Ausgangswiderstandes Raus;1 der ersten Stufe wird zunächst die
Spannungsquelle ue am Eingang der Schaltung auf null gesetzt und dann eine Spannungs-
quelle ux an die Ausgangsklemmen der ersten Stufe angeschlossen, so dass sich die in
Abb. 7.9 gezeigte Anordnung ergibt.
Für die Spannung ux gilt dann 7.1.4

ux D .ix  gm1 uBE;1 /.r0;1 ==r0;4 / : (7.36)

Wegen ue D 0 ist auch uBE;1 D 0 und somit erhalten wir für den Ausgangswiderstand der
ersten Stufe
ux
Raus;1 D D .r0;1 ==r0;4 /
ix
D 48 k : (7.37)
 132 7 Transistorgrundschaltungen

Abb. 7.9 Schaltung zur ix

Bestimmung des Ausgangs-
widerstandes der ersten gm1 uBE,1
Verstärkerstufe rπ1 uBE,1 r0,1 r0,4 ux

Raus,1

PSpice: 7_Stufe1_Rein und 7_Stufe1_Raus

Der Eingangswiderstand der zweiten Verstärkerstufe wurde bereits mittels (7.30) in Teil-
aufgabe d. zu
Rein;2  390 k (7.38)

berechnet.
Zur Bestimmung des Ausgangswiderstandes Raus;2 der zweiten Stufe, und damit der
Gesamtschaltung, wird die Eingangssignalquelle ue der Schaltung nach Abb. 7.7 auf
Masse gelegt und eine Spannungsquelle ux an die Ausgangsklemmen der zweiten Stu-
fe angeschlossen. Wegen uBE;1 D ue D 0 wird auch der Strom gm uBE;1 D 0, so dass wir
die in Abb. 7.10 dargestellte Anordnung erhalten. Durch Umzeichnen ergibt sich die in
7.2.4 Abb. 7.11 gezeigte, äquivalente Schaltung.

Abb. 7.10 Schaltung zur

Bestimmung des Ausgangs- gm2 uBE,2
widerstandes der zweiten rπ2 uBE,2 r0,2
Verstärkerstufe ix
r0,1 r0,4

R2 ux

Raus,2

uBE,2
ix
rπ 2
r0,1//r0,4 ux
R2//r0,2
gm2 uBE,2
Raus,2

Abb. 7.11 Äquivalente Schaltung zu Abb. 7.10

7.2 Zweistufiger Verstärker 133

Für den in die Schaltung hinein fließenden Strom ix ergibt sich

ux ux
ix D C  gm;2 uBE;2 : (7.39)
R2 ==r0;2 r2 C .r0;1 ==r0;4 /

Mit
r2
uBE;2 D ux (7.40)
r2 C .r0;1 ==r0;4 /
erhält man
ux ux .1 C gm;2 r2 /
ix D C : (7.41)
R2 ==r0;2 r2 C .r0;1 ==r0;4 /
Damit ergibt sich für den Ausgangsleitwert der zweiten Stufe

1 ix 1 1 C gm;2 r2
Gaus;2 D D D C : (7.42)
Raus;2 ux R2 ==r0;2 r2 C .r0;1 ==r0;4 /

Zieht man die Ergebnisse aus Tab. 7.1 heran, so erhält man schließlich für den Ausgangs-
widerstand
1
Raus;2 D  196 : (7.43)
Gaus;2

PSpice: 7_Stufe2_Rein und 7_Stufe2_Raus

Mit der ersten Stufe des Verstärkers wird eine hohe Spannungsverstärkung realisiert. Die
zweite Stufe, die nur eine Verstärkung von etwa eins hat, verringert den Ausgangswider-
stand der Schaltung, so dass diese auch niederohmige Lasten treiben kann, ohne dass die
Ausgangsspannung signifikant abnimmt.

Lösung zu f. Einstellung und Stabilisierung des Arbeitspunktes

Die Funktionsweise der in Abb. 7.6 gezeigten Arbeitspunktstabilisierung lässt sich wie
folgt erklären: Kommt es zu einem geringfügigen Anstieg des Kollektorstromes von T1 ,
beispielsweise durch Temperaturerhöhung, so hat dies aufgrund des hohen Ausgangswi-
derstandes des Stromspiegels T3 , T4 bereits ein deutliches Absinken des Kollektorpo-
tenzials UC;1 zur Folge. Bedingt durch den Spannungsteiler R3 , R4 sinkt dadurch die
Basis-Emitter-Spannung von T1 ebenfalls ab, was wiederum dem Anstieg des Kollektor-
stromes entgegenwirkt. Das Wegdriften des Arbeitspunktes aufgrund der Temperaturer-
höhung wird somit verhindert, der Arbeitspunkt bleibt weitgehend stabil.
Ist der Spannungsteiler R3 , R4 in Abb. 7.6 ausreichend niederohmig, so kann der Ba-
sisstrom von T1 gegenüber dem durch die Widerstände fließenden Strom vernachlässigt
werden und es kann somit von einem unbelasteten Spannungsteiler ausgegangen werden.
Das Kollektorpotenzial UC;1 und die Basis-Emitter-Spannung von T1 stehen also wie folgt
miteinander in Beziehung
R4
UBE;1 D UC;1 : (7.44)
R3 C R4
134 7 Transistorgrundschaltungen

Durch Umstellen erhält man mit UC;1 D 5 V und UBE;1 D 0;7 V

R3 UC;1
D 1
R4 UBE;1
D 6;14 : (7.45)

Stehen Widerstände aus der Normreihe E-24 zur Verfügung, so lässt sich dieses Wider-
standsverhältnis z. B. durch R3 D 62 k und R4 D 10 k näherungsweise realisieren.

PSpice: 7_Zweistufiger_Verstaerker_AP-Stabil

7.3 Gateschaltung

Aufgabenstellung
Es ist ein Verstärker in Gateschaltung mit 4-Widerstandsnetzwerk und einer Be-
triebsspannung von UB D 15 V so zu dimensionieren, dass sich ein Eingangs-
widerstand von 50 ergibt. Zu diesem Zweck stehen zwei MOSFET-Typen mit
UT h D 1 V zur Verfügung:

Typ 1: ˇn D 1 mA V2 ,
Typ 2: ˇn D 100 mA V2 .

Um eine ausreichende Stabilität des Arbeitspunktes zu gewährleisten, soll über

dem Sourcewiderstand eine Gleichspannung von etwa 1 V abfallen. Die an die
Verstärkerschaltung angeschlossene Last betrage 10 k . Der Effekt der Kanallän-
genmodulation ist zu vernachlässigen.

a. Zeichnen Sie das Schaltbild des Verstärkers.

b. Zeichnen Sie das zugehörige Kleinsignalersatzschaltbild. Vernachlässigen Sie
dabei den Einfluss der parasitären und der Koppelkapazitäten.
c. Dimensionieren Sie die Schaltung so, dass sich der geforderte Eingangswider-
stand von 50 ergibt. Welcher der beiden zur Verfügung stehenden MOSFET-
Typen ist für diesen Zweck der Geeignetere? Verwenden Sie Bauelemente mit
Nennwerten aus der Normreihe E-24 (s. Tab. 13.3 im Anhang).
d. Berechnen Sie die Spannungsverstärkung der Schaltung, wenn der Innenwider-
stand der Eingangssignalquelle Re D 50 beträgt.
e. Diskutieren Sie Möglichkeiten zur Erhöhung der Spannungsverstärkung, ohne
dass sich der Eingangswiderstand ändert.
7.3 Gateschaltung 135

UB

R3 C∞
R2

C∞ RL Ua
Re

C∞ R1
R4 Ue

Abb. 7.12 Verstärker in Gateschaltung

Lösung zu a. Schaltbild
Das Schaltbild des Verstärkers in Gateschaltung mit 4-Widerstandsnetzwerk ist in
Abb. 7.12 gezeigt. Mit Hilfe der drei Kapazitäten C1 wird das Eingangssignal Ue ein-
gekoppelt, das Ausgangssignal Ua ausgekoppelt und der Gateanschluss des MOSFET
wechselstrommäßig auf Masse gelegt. Der Lastwiderstand RL repräsentiert die an den 7.3
Verstärker angeschlossene Last.

Lösung zu b. Kleinsignalersatzschaltbild
Das Kleinsignalersatzschaltbild (Abb. 7.13) der Verstärkerschaltung erhalten wir durch
Kurzschließen der Koppelkapazitäten und der Gleichspannungsquelle sowie durch Erset-
zen des MOSFET durch dessen Kleinsignalersatzschaltbild (s. Abb. 4.7). Die parasitären
Kapazitäten des Transistors sind dabei nicht berücksichtigt. 6.4.1

Lösung zu c. Schaltungsdimensionierung
Da die Dimensionierung unter der Bedingung erfolgen soll, dass der Eingangswiderstand
Rein D 50 beträgt, leiten wir zunächst die Beziehung für den Eingangswiderstand der
Schaltung ab. Zu diesem Zweck wird die Eingangssignalquelle ue und deren Innenwider-

Re r0

gmuGS
ue R4 R3//RL ua
uGS

Rein

Abb. 7.13 Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 7.12

 136 7 Transistorgrundschaltungen

ix iy
gmuGS
ux R4 R3//RL ua
uGS

Rein Rein'

Abb. 7.14 Schaltung zur Bestimmung des Eingangswiderstandes Rein

stand Re von dem Kleinsignalersatzschaltbild (Abb. 7.13) abgetrennt und statt dessen eine
Testquelle ux angeschlossen. Vernachlässigt man die Kanallängenmodulation des MOS-
7.3.2 FET, so gilt r0 ! 1, und es ergibt sich die in Abb. 7.14 gezeigte Anordnung.
Wir bestimmen zunächst den Eingangswiderstand

ux
Rein0 D (7.46)
iy

ohne den Widerstand R4 , den wir nachträglich durch Parallelschaltung zu Rein0 berück-
sichtigen können. Mit ux D uGS und iy D gm uGS ergibt sich

1
Rein0 D (7.47)
gm

in Übereinstimmung mit dem Lehrbuch, Abschn. 7.3.2. Unter Berücksichtigung des Wi-
derstandes R4 ergibt sich dann für den Eingangswiderstand der Gesamtschaltung

ux 1 R4
Rein D D R4 == D : (7.48)
ix gm 1 C gm R4

Die Parameter, die wir bei der Dimensionierung ändern können, sind also der Widerstand
R4 und die Steilheit gm . Dabei ist der Sourcewiderstand R4 durch die an ihm abfallende
Gleichspannung, die laut Aufgabenstellung UR4  1 V betragen soll, und den Drain-
Source-Strom IDS;A des MOSFET im Arbeitspunkt gegeben. Damit gilt

UR4
R4 D : (7.49)
IDS;A

Die Steilheit gm des MOSFET berechnet sich nach (4.10). Da die Effekte der Kanal-
längenmodulation vernachlässigt werden können (d. h. D 0), vereinfacht sich dieser
Ausdruck zu p
gm D 2 IDS;A ˇn : (7.50)
7.3 Gateschaltung 137

Durch Einsetzen von (7.49) und (7.50) in (7.48) erhalten wir nach einigen Umformungen
 p
Rein IDS;A C UR4 2 IDS;A ˇn D UR4 (7.51)

mit IDS;A als einzige Unbekannte. Diesen Ausdruck können wir in die Form einer qua-
dratischen Gleichung bringen und anschließend den zur Einstellung des gewünschten
Eingangswiderstandes nötigen Wert von IDS;A bestimmen. Umstellen und anschließendes
Quadrieren führt zunächst auf

p 1 IDS;A
2 IDS;A ˇn D gm D  (7.52)
Rein UR4

bzw.  2
1 IDS;A
2 IDS;A ˇn D gm
2
D  : (7.53)
Rein UR4
An dieser Stelle ist zu erkennen, dass eine Lösung IDS;A der quadratischen Gleichung nur
dann gültig ist, wenn die Bedingung

1 IDS;A
 D gm > 0 (7.54)
Rein UR4

erfüllt ist, da nur positive Werte für die Steilheit gm sinnvoll sind.
Durch Umstellen von (7.53) erhalten wir schließlich die quadratische Gleichung
 
UR4 U2
2
IDS;A  2 IDS;A UR4 ˇn C
2
C R4
2
D0: (7.55)
Rein Rein

Mit dem MOSFET vom Typ 1 (ˇn D 1 mA V2 ) sowie mit UR4 D 1 V und Rein D 50
wird daraus
2
IDS;A  IDS;A  42 mA C .20 mA/2 D 0 : (7.56)
Von den beiden Lösungen der quadratischen Gleichung ist dabei nur die Lösung

IDS;A D 14;6 mA (7.57)

sinnvoll, da nur sie die Bedingung (7.54) erfüllt.

Mit dem MOSFET vom Typ 2 (ˇn D 100 mA V2 ) und (7.55) erhält man

2
IDS;A  IDS;A  240 mA C .20 mA/2 D 0 : (7.58)

Von den beiden Lösungen dieser Gleichung ist nur die Lösung

IDS;A D 1;68 mA (7.59)

138 7 Transistorgrundschaltungen

sinnvoll, da nur sie die Bedingung (7.54) erfüllt. Bei Verwendung des MOSFET vom Typ
2 ist also ein geringerer Drain-Source-Strom IDS;A nötig als bei Verwendung von Typ 1,
d. h. die Verlustleistung der Schaltung wird geringer und der Wirkungsgrad höher sein.
Aus diesem Grund wählen wir den MOSFET vom Typ 2 für den Aufbau der Schaltung.
Aus (7.49) ergibt sich damit der Wert für den Widerstand R4 zu

UR4 1V
R4 D D D 595 : (7.60)
IDS;A 1;68 mA

Zur Realisierung mit Widerständen aus der Normreihe E-24 wählen wir

R4 D 620 : (7.61)

Damit ergibt sich die tatsächlich über R4 abfallende Spannung

UR4 D R4 IDS;A D 1;04 V : (7.62)

Der MOSFET soll im Sättigungsbereich betrieben werden, d. h. Drain-Source-Strom und

Gate-Source-Spannung des MOSFET stehen über (4.3) miteinander in Beziehung. Durch
Umstellen dieser Gleichung erhält man
s s
2IDS;A 2  1;68 mA
UGS;A D C UT h D C 1 V D 1;18 V : (7.63)
ˇn 100 mA V2

Die Spannung über dem Widerstand R1 muss also

R1
UR1 D UR4 C UGS;A D 2;22 V D UB (7.64)
R1 C R2

betragen, um den gewünschten Strom IDS;A einzustellen. Durch Umstellen erhält man für
das Widerstandsverhältnis
R2 UB  UR1
D D 5;76 : (7.65)
R1 UR1
Dieses Widerstandsverhältnis lässt sich z. B. durch

R2 D 750 k und R1 D 130 k (7.66)

einstellen. Wird die Drain-Source-Spannung des MOSFET gleich der halben Betriebs-
spannung gewählt, so gilt

UB
UDS;A D UB  IDS;A .R3 C R4 / D : (7.67)
2
7.3 Gateschaltung 139

Durch Umstellen erhält man

UB
R3 D  R4 D 3;84 k : (7.68)
2IDS;A

Aus der E-24-Reihe wählen wir den Widerstandswert

R3 D 3;9 k : (7.69)

Die Richtigkeit der durchgeführten Berechnungen wird durch die Simulation der unten
angegebenen PSpice-Datei bestätigt.

PSpice: 7_Gateschaltung_Rein

Lösung zu d. Spannungsverstärkung
Die Spannungsverstärkung wird mit Hilfe des Kleinsignalersatzschaltbildes (Abb. 7.13)
bestimmt. Da der Ausgangswiderstand r0 des MOSFET vernachlässigt werden soll, gilt
für die Ausgangsspannung
7.3.1
ua D gm uGS .R3 ==RL / : (7.70)

Im Eingangskreis führt die Knotengleichung auf

ue C uGS uGS
C C gm uGS D 0 : (7.71)
Re R4
Auflösen von (7.71) nach uGS ergibt nach einigen Umformungen
R4 1
uGS D ue : (7.72)
Re C R4 1 C gm .Re ==R4 /
Aus (7.70) und (7.72) erhalten wir schließlich für die Spannungsverstärkung den Aus-
druck
ua R4 gm .R3 ==RL /
Au D D : (7.73)
ue Re C R4 1 C gm .Re ==R4 /
Mit IDS;A D 1;68 mA und ˇn D 100 mA V2 ergibt sich für die Steilheit des MOSFET
p
gm D 2 IDS;A ˇn D 18;3 mS : (7.74)

Mit Re D 50 , R3 D 3;9 k , R4 D 620 und RL D 10 k ergibt sich für die Span-

nungsverstärkung der Zahlenwert
Au  26 : (7.75)
in guter Übereinstimmung mit dem Ergebnis der PSpice-Simulation.

PSpice: 7_Gateschaltung_Au
140 7 Transistorgrundschaltungen

Lösung zu e. Erhöhung der Spannungsverstärkung

Die Möglichkeiten zur Erhöhung der Spannungsverstärkung werden im Folgenden anhand
von (7.73)
R4 gm .R3 ==RL /
Au D (7.76)
Re C R4 1 C gm .Re ==R4 /
diskutiert. Die Widerstände Re und RL sind durch die äußere Beschaltung des Verstärkers
vorgegeben und daher nicht veränderbar. Der Widerstand R4 ist durch (7.60) festgelegt. Er
kann nicht, wie bei der Emitter- bzw. Sourceschaltung, wechselstrommäßig kurzgeschlos-
sen werden, um die Spannungsverstärkung zu erhöhen, weil hierdurch das Eingangssignal
ebenfalls kurzgeschlossen würde. Somit bleiben nur der Drainwiderstand R3 und die Steil-
heit gm des MOSFET, um Au zu beeinflussen.
Erhöht man R3 , so hat dies eine Absenkung des Drainpotenzials und daher eine Verrin-
gerung des zur Verfügung stehenden, symmetrischen Aussteuerbereiches zur Folge. Wird
R3 beispielsweise von 3;9 k auf 7;5 k erhöht, so sinkt das Drainpotenzial von 8;4 V
auf 2;4 V ab, wenn der Drain-Source-Strom näherungsweise als konstant angenommen
wird. Aus (7.76) ergibt sich dann eine Spannungsverstärkung von Au  39. Eine weitere
Erhöhung von R3 würde das Drainpotenzial weiter absenken, so dass der MOSFET all-
mählich in den Widerstandsbereich übergeht und die Spannungsverstärkung dadurch sehr
kleine Werte annimmt.
Der Versuch, die Spannungsverstärkung über die Steilheit gm zu vergrößern, erfordert die
Verwendung eines MOSFET mit einem höheren Verstärkungsfaktor ˇn und eine Neu-
dimensionierung der Schaltung, die hier für ˇn D 500 mA V2 in Kurzform analog zu
Teilaufgabe c. durchgeführt wird. Aus (7.55) ergibt sich die quadratische Gleichung

2
IDS;A  IDS;A  1;04 A C .20 mA/2 D 0 (7.77)

mit der einzig sinnvollen Lösung

IDS;A D 0;385 mA : (7.78)

Weiterhin erhält man

UR4 1V
R4 D D D 2;6 k (7.79)
IDS;A 0;385 mA
und s
2IDS;A
UGS;A D C UT h D 1;04 V (7.80)
ˇn
sowie
UR1 D UR4 C UGS;A D 2;04 V : (7.81)
Für das Widerstandsverhältnis R2 =R1 ergibt sich

R2 UB  UR1
D D 6;35 : (7.82)
R1 UR1
7.4 Push-Pull Ausgangsstufe 141

Für den Drainwiderstand gilt

UB
R3 D  R4 D 16;9 k : (7.83)
2IDS;A

Die Steilheit des MOSFET beträgt

p
gm D 2 IDS;A ˇn D 19;6 mS : (7.84)

Damit erhält man mit (7.76) eine Spannungsverstärkung von

Au  62 (7.85)

und mit (7.48) den geforderten Eingangswiderstand von 50 .

7.4 Push-Pull Ausgangsstufe

Aufgabenstellung
Die in Abb. 7.15 gezeigte Schaltung stellt die Ausgangsstufe eines Verstärkers dar,
welche durch die Spannungsquelle Ua0 und den Ausgangswiderstand Raus beschrie-
ben wird. Die Spannungsquelle Ua0 liefere ein sinusförmiges Wechselsignal mit
konstanter Amplitude. Belastet wird der Verstärker durch den Widerstand RL .

Abb. 7.15 Die Ausgangsstufe

Raus
eines Verstärkers wird durch
die ideale Spannungsquelle
Ua0 und den Ausgangswider- Uao RL Ua
stand Raus modelliert. Belastet
wird die Stufe durch den Wi-
derstand RL

a. Die in Abb. 7.15 gezeigte Schaltung wird mit PSpice simuliert. Bei einer Belas-
tung mit RL D 1 k ergibt die Transienten-Analyse eine Ausgangsspannung mit
einer Amplitude von UO a D 3;28 V. Wird der Lastwiderstand auf RL D 100
reduziert, so bricht die Amplitude der Ausgangsspannung auf UO a D 1;25 V zu-
sammen. Wie groß ist der Ausgangswiderstand Raus des Verstärkers?
PSpice: 7_Verstaerkermodell_TR-Analyse
142 7 Transistorgrundschaltungen

Um das Zusammenbrechen der Ausgangsspannung bei höherer Belastung zu

verhindern, wird der Verstärkerschaltung eine Push-Pull Ausgangsstufe nach-
geschaltet, so dass sich die in Abb. 7.16 gezeigte Anordnung ergibt.

UB+

Raus

Uao U1 RL Ua

UB-

Abb. 7.16 Zur Verringerung des Ausgangswiderstandes wird dem Verstärkermodell eine
Push-Pull Ausgangsstufe nachgeschaltet

b. Die Schaltung aus Abb. 7.16 wird mit PSpice simuliert. Das Ergebnis der
Transienten-Analyse ist qualitativ in Abb. 7.17 dargestellt. Zu erkennen sind
nichtlineare Verzerrungen des Ausgangssignals Ua im Übergangsbereich zwi-
schen positiver und negativer Halbwelle. Nennen Sie die Ursache für diese
Verzerrungen.
PSpice: 7_Push-Pull_TR-Analyse

c. Für RL D 1 k ergibt die in Teilaufgabe b. durchgeführte Transienten-Analyse

eine Ausgangsspannung von UO a D 3;32 V. Bei Verringerung des Lastwider-
standes auf RL D 100 sinkt die Ausgangsspannung nur geringfügig auf
UO a D 3;22 V ab. Wie groß ist der Ausgangswiderstand der Push-Pull Ausgangs-
stufe. Hinweis: Vernachlässigen Sie das Absinken der Spannung U1 durch die
Belastung des Verstärkers mit der Push-Pull Ausgangsstufe.
d. Zur Bestimmung der Spannungsverstärkung ua =u1 der Push-Pull Ausgangsstufe
wird mit PSpice eine Wechselstrom-Kleinsignalanalyse (AC-Analyse) durch-
geführt. Die Simulation ergibt eine Spannungsverstärkung von null, was im
Widerspruch zu dem Ergebnis der Transienten-Analyse (Abb. 7.17) steht. Er-
klären Sie die Ursache für dieses Phänomen.
PSpice: 7_Push-Pull_AC-Analyse

e. Wie können die nichtlinearen Verzerrungen im Ausgangssignal der Push-Pull

Ausgangsstufe prinzipiell vermieden werden?
7.4 Push-Pull Ausgangsstufe 143

Abb. 7.17 Ergebnis der U(t)

Transienten-Analyse der U1
Schaltung aus Abb. 7.16
Ua

Lösung zu a. Ausgangswiderstand des Verstärkermodells

Abb. 7.15 kann entnommen werden, dass der Lastwiderstand RL;1 D 1 k und die Aus-
gangsspannung UO a;1 D 3;28 V wie folgt miteinander in Beziehung stehen:

RL;1
UO a;1 D UO a0 : (7.86)
Raus C RL;1

Analog ergibt sich für RL;2 D 100 und UO a;2 D 1;25 V

RL;2
UO a;2 D UO a0 : (7.87)
Raus C RL;2

Durch Umstellen beider Gleichungen nach UO a0 und anschließendes Gleichsetzen erhält

man
Raus C RL;1 Raus C RL;2
UO a0 D UO a;1 D UO a;2 : (7.88)
RL;1 RL;2
Auflösen nach Raus ergibt nach einigen mathematischen Umformungen

UO a;1  UO a;2
Raus D 
UO a;1 UO a;2
RL;1
 RL;2

D 220 : (7.89)

Lösung zu b. Ursache der Übernahmeverzerrungen

Die in Abb. 7.16 dargestellte Push-Pull Stufe arbeitet im B-Betrieb, d. h. beide Transis-
toren werden ohne Vorspannung betrieben. Dadurch sperren beide Transistoren für Ein-
gangsspannungen, die betragsmäßig kleiner sind als etwa 0;7 V, was zu den in Abb. 7.17
erkennbaren, so genannten Übernahmeverzerrungen führt.
7.4
Lösung zu c. Ausgangswiderstand der Push-Pull Stufe
Aus (7.89) mit RL;1 D 1 k , UO a;1 D 3;32 V, RL;2 D 100 und UO a;2 D 3;22 V ergibt sich

Raus  3;5 : (7.90)

 144 7 Transistorgrundschaltungen

Abb. 7.18 Übertragungs- Ua

kennlinie der Push-Pull Stufe
(B-Betrieb) UB+

Steigung ~1

-0,7V 0,7V

Ue
Arbeitspunkt

UB-

Der Ausgangswiderstand der Push-Pull Stufe ist also deutlich geringer als der Ausgangs-
widerstand des Verstärkers. Dadurch wird ein starkes Absinken der Ausgangsspannung
bei einer Erhöhung der Belastung vermieden.

Lösung zu d. AC-Analyse vs. Transienten-Analyse

Um die unterschiedlichen Resultate der AC- und der Transienten-Analyse erklären zu kön-
nen, wird zunächst die Übertragungskennlinie der Push-Pull Stufe betrachtet (Abb. 7.18).
Da beide Transistoren als Emitterfolger geschaltet sind, liegt die Spannungsverstärkung
bei etwa Au D 1, d. h. die Übertragungskennlinie hat innerhalb des Aussteuerbereiches
eine Steigung von etwa eins. Für kleine Eingangsspannungen jUe j < 0;7 V hat die Über-
tragungskennlinie jedoch ein Plateau, weil in diesem Bereich beide Transistoren sperren.
Bei der AC-Analyse von PSpice wird zuerst der Arbeitspunkt der zu simulierenden
Schaltung bestimmt und anschließend die Schaltung um diesen Arbeitspunkt herum linea-
risiert. Bei der betrachteten Push-Pull Stufe liegt der Arbeitspunkt bei Ue D 0 V und somit
auf dem Plateau der Übertragungskennlinie. Da die Steigung der Übertragungskennlinie
an dieser Stelle gleich null ist, ergibt die AC-Analyse eine Spannungsverstärkung von
null.
Bei der Transienten-Analyse hingegen wird die zu simulierende Schaltung nicht li-
nearisiert, so dass die nichtlinearen Eigenschaften der Bauelemente bei der Berechnung
mit berücksichtigt werden und sich somit die in Abb. 7.17 gezeigten Spannungsverläufe
ergeben.

Lösung zu e. Vermeidung von Übernahmeverzerrungen

Die Übernahmeverzerrungen können prinzipiell vermieden werden, indem man die Basis-
Emitter-Übergänge der beiden Transistoren in geeigneter Weise vorspannt, d. h. die Span-
nung zwischen den beiden Basis-Anschlüssen muss etwa 1;4 V betragen. Die Schaltung
7.4 arbeitet dann im AB-Betrieb.
Operationsverstärker
8

8.1 Übertragungsverhalten im Frequenzbereich

Aufgabenstellung
Bestimmen Sie die Übertragungsfunktion Au .!/ der in Abb. 8.1 gezeigten Filter-
schaltung mit idealem Operationsverstärker.

Abb. 8.1 Filterschaltung mit IR2 R2

idealem Operationsverstärker
C
Ie R1 R3
-
A
Ue
+ Ua

Lösung
Da die Spannungsverstärkung des idealen Operationsverstärkers (kurz: OP) unendlich ist,
muss die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein, wenn
er in einer rückgekoppelten Anordnung betrieben wird. Weil in der gezeigten Schaltung
der nicht invertierende Eingang (C) auf Masse liegt, liegt also auch das Potenzial des
invertierenden Eingangs () auf Masse. Da allerdings keine leitende Verbindung zwischen 8.2.4
den Eingangsklemmen besteht, spricht man von einer so genannten virtuellen Masse. Da
der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangsklemmen
hinein. Damit ist der Strom durch den Widerstand R3 , und somit auch die Spannung über
diesem Widerstand, gleich null. Dies hat zur Folge, dass einerseits der Schaltungsknoten
A ebenfalls auf Massepotenzial liegen muss und andererseits der Eingangsstrom Ie gleich

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 145
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
146 8 Operationsverstärker

dem Strom IR2 durch den Widerstand R2 ist. Für die Ausgangsspannung erhält man daher

Ua D IR2 R2 : (8.1)

Für die Eingangsspannung gilt

 
1 1 C j! CR1
Ue D Ie R1 C D Ie : (8.2)
j! C j! C

Aus (8.1) und (8.2) erhalten wir schließlich mit Ie D IR2

Ua j! CR2
Au .!/ D D : (8.3)
Ue 1 C j! CR1

Der Widerstand R3 beeinflusst das Übertragungsverhalten der Schaltung nicht, weil er

gegenüber dem unendlich hohen Eingangswiderstand des OP zu vernachlässigen ist.

8.2 Übertragungsverhalten im Zeitbereich

Aufgabenstellung
Gegeben sei die in Abb. 8.2 gezeigte Schaltung mit einem Operationsverstärker,
der, abgesehen von den Betriebsspannungen UBC und UB , ideale Eigenschaften
besitze.

Abb. 8.2 Schaltung mit Ope- UC

rationsverstärker IC
C
Ie R UB+
-
Ue + Ua
UB-

a. Bestimmen Sie im Zeitbereich die Abhängigkeit der Ausgangsspannung ua .t/

von der Eingangsspannung ue .t/.
b. Skizzieren Sie den Zeitverlauf der Ausgangsspannung, wenn die Eingangsspan-
nung den in Abb. 8.3 dargestellten, sprungförmigen Verlauf hat.
8.2 Übertragungsverhalten im Zeitbereich 147

Abb. 8.3 Eingangssignal der ue

Filterschaltung aus Abb. 8.2

ue

t0 t

Lösung zu a. Ausgangsspannung im Zeitbereich

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist, muss die
Spannungsdifferenz zwischen seinen Eingangsklemmen in der rückgekoppelten Anord-
nung gleich null sein. Somit liegt der invertierende Eingang des Operationsverstärkers auf 8.2.4
Massepotenzial und für die Ausgangsspannung gilt daher

ua .t/ D uC .t/ : (8.4)

Dabei gilt für die Spannung uC .t/ über der Kapazität und den Strom iC .t/, der in die
Kapazität fließt, der Zusammenhang

duC .t/ dua .t/

iC .t/ D C D C : (8.5)
dt dt

Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangs-
klemmen hinein. Es muss daher gelten

ue .t/
iC .t/ D ie .t/ D : (8.6)
R

Aus (8.5) und (8.6) erhalten wir zunächst

dua .t/ ue .t/

D (8.7)
dt CR

und durch Integration schließlich die gesuchte Beziehung

Zt
1
ua .t/ D  ue ./ d  C ua .0/ (8.8)
CR
0

mit der Integrationsvariablen  und dem Anfangswert ua .0/.

148 8 Operationsverstärker

Abb. 8.4 Ein- und Aus- u

gangssignal der Schaltung ue(t)
ue
aus Abb. 8.2

t0 t
ue
CR

ua(t)
UB-

Lösung zu b. Sprungantwort
Anhand der in Teilaufgabe a. abgeleiteten Beziehung (8.8) ist zu erkennen, dass sich das
Ausgangssignal der Filterschaltung durch Integration der Eingangsspannung über der Zeit
ergibt. Aus diesem Grunde nennt man die Schaltung nach Abb. 8.2 auch Integrator oder
Integrierverstärker. Geht man von einer Sprunghöhe ue der Eingangsspannung und von
einem Anfangswert ua .0/ D 0 aus, so ergibt sich der in Abb. 8.4 dargestellte Zeitverlauf
für die Ausgangsspannung. Die Ausgangsspannung nimmt gemäß (8.8) ab dem Zeitpunkt
t0 linear mit der Steigung ue =.CR/ ab, bis sie durch die negative Betriebsspannung UB
begrenzt wird.

PSpice: 8_OP-Schaltungen_I

8.3 Stromquelle, Großsignalverhalten

Aufgabenstellung
Gegeben sei die in Abb. 8.5 gezeigte Schaltung mit einem idealen Operationsver-
stärker und einem MOSFET (UT h D 1 V, ˇn D 1 mA V2 ). Es sei R D 1 k und
U D 5 V.

Abb. 8.5 Schaltung mit UB

Operationsverstärker und
MOSFET I
+
U -
IR
R
8.3 Stromquelle, Großsignalverhalten 149

a. Berechnen Sie den Strom I unter der Annahme, dass der MOSFET im Sätti-
gungsbetrieb arbeitet.
b. Bestimmen Sie die minimal erforderliche Betriebsspannung UB , die notwendig
ist, um den MOSFET im Sättigungsbereich zu betreiben.

Lösung zu a. Berechnung des Stromes I

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist, muss die
Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein. Somit liegt über
dem Widerstand R die Spannung U an und für den Strom IR ergibt sich daher 8.2.4

U
IR D D 5 mA : (8.9)
R
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt kein Strom in
seine Eingangsklemmen. Somit sind die Ströme I und IR gleich groß und wir erhalten

I D 5 mA : (8.10)

PSpice: 8_OP-Schaltungen_II

Lösung zu b. Minimal erforderliche Betriebsspannung

Der Drain-Source-Strom des MOSFET im Sättigungsbereich berechnet sich nach (4.3) zu

ˇn
IDS D I D .UGS  UT h /2 : (8.11)
2
Durch Umstellen erhält man den Ausdruck
s
2I
UGS  UT h D : (8.12)
ˇn

Damit der MOSFET im Sättigungsbereich arbeitet, muss die Bedingung

UDS D UB  U UGS  UT h (8.13)

erfüllt sein. Aus (8.12) und (8.13) ergibt sich somit für die minimal erforderliche Betriebs-
spannung
s
2I
UB CU
ˇn
D 8;16 V : (8.14)
 150 8 Operationsverstärker

8.4 Stromquelle, Kleinsignalverhalten

Aufgabenstellung
Gegeben sei die in Abb. 8.6 gezeigte Schaltung mit einem idealen Operationsver-
stärker, dem Widerstand R und der Lastimpedanz ZL .

Abb. 8.6 Schaltung mit idea-

lem Operationsverstärker ue + iL

- ZL

iR
R

a. Geben Sie die Beziehung zwischen dem Laststrom iL und der Eingangsspannung
ue an.
b. Bestimmen Sie den Ausgangswiderstand der Schaltung an den Klemmen der
Lastimpedanz ZL .
c. Welche Funktion erfüllt die Schaltung?

Lösung zu a. Berechnung des Laststromes

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist, muss die
Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein. Somit liegt am
8.2.4 Widerstand R die Spannung ue an und für den Strom iR gilt
ue
iR D : (8.15)
R
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt kein Strom in
dessen Eingangsklemmen hinein. Somit sind die Ströme iL und iR gleich groß und wir
erhalten
ue
iL D : (8.16)
R

PSpice: 8_OP-Schaltungen_III

Lösung zu b. Bestimmung des Ausgangswiderstandes

Zur Bestimmung des Ausgangswiderstandes der Schaltung wird der Eingang der Schal-
tung auf Masse gelegt und die Lastimpedanz ZL durch eine Testquelle ux ersetzt, so dass
man die in Abb. 8.7 gezeigte Anordnung erhält.
Da die Spannungsdifferenz zwischen den Eingangsklemmen des Operationsverstärkers
gleich null sein muss, ist auch die Spannung über dem Widerstand R gleich null. Damit
8.5 Analogrechenschaltung 151

Abb. 8.7 Anordnung zur

Bestimmung des Ausgangswi- + ix
derstandes der Schaltung nach
Abb. 8.6
- ux

iR
R

sind die Ströme iR und ix unabhängig von dem Wert der Spannung ux ebenfalls gleich
null und wir erhalten für den Ausgangswiderstand
ux
Raus D D1: (8.17)
ix

Lösung zu c. Funktion der Schaltung

Aufgrund ihres unendlich hohen Ausgangswiderstandes erfüllt die Schaltung die Funktion
einer idealen Stromquelle.

8.5 Analogrechenschaltung

Aufgabenstellung

a. Gegeben sei die in Abb. 8.8 dargestellte Filterschaltung mit einem idealen Ope-
rationsverstärker. Bestimmen Sie die Ausgangsspannung ua .t/ in Abhängigkeit
von der Eingangsspannung ue .t/.
b. Realisieren Sie mit Hilfe idealer Operationsverstärker eine Schaltung, die am
Ausgang das Signal
d 2x
y D k1 2  k2 x (8.18)
dt
mit k1 ¤ k2 liefert. Als Eingangsgröße steht dx=dt zur Verfügung. Geben Sie
eine möglichst einfache Dimensionierung an.

Abb. 8.8 Filterschaltung mit uR

idealem Operationsverstärker iR
uC
R
iC
-
ue C
+ ua
 152 8 Operationsverstärker

Lösung zu a. Berechnung der Ausgangsspannung

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist, muss
die Spannungsdifferenz zwischen seinen Eingangsklemmen gleich null sein. Aus die-
8.2.4 sem Grunde muss der invertierende Eingang auf Massepotenzial liegen. Damit wird
ua .t/ D uR .t/ und ue .t/ D uC .t/. Für den Strom iR .t/ durch den Widerstand R gilt

uR .t/ ua .t/
iR .t/ D D : (8.19)
R R

Zwischen dem Strom iC .t/ und der Spannung uC .t/ über der Kapazität C gilt der Zusam-
menhang
duC .t/ due .t/
iC .t/ D C DC : (8.20)
dt dt
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt kein Strom in
seine Eingangsklemmen. Somit sind die Ströme iR .t/ und iC .t/ identisch. Durch Gleich-
setzen von (8.19) und (8.20) erhalten wir daher

due .t/
ua .t/ D CR : (8.21)
dt

Die Ausgangsspannung der Schaltung ist also proportional zur zeitlichen Ableitung der
Eingangsspannung. Aus diesem Grunde nennt man die Schaltung nach Abb. 8.8 auch
Differenzierer.

Lösung zu b. Realisierung der Differentialgleichung

Zunächst wird untersucht, welche Funktionseinheiten zur Realisierung der Differenti-
algleichung (8.18) notwendig sind. Es ist zu erkennen, dass die Eingangsgröße dx=dt
einmal differenziert und einmal integriert werden muss, um die Terme k1 d 2 x=dt 2 bzw.
k2 x zu erhalten. Anschließend müssen diese Terme miteinander addiert werden, wobei zu-
sätzlich noch eine Vorzeichenumkehr nötig ist. Zur Realisierung der Differentialgleichung
sind also erforderlich:

Ein Differenzierer,
ein Integrierer,
ein Addierer sowie
eine Schaltung zur Vorzeichenumkehr.

Als Differenzierer kann die Schaltung aus Teilaufgabe a. verwendet werden (Abb. 8.8).
Als Integrierer eignet sich die in Abschn. 8.2 untersuchte Schaltung nach Abb. 8.2. Ein
Addierer ist in Abb. 8.9 dargestellt. Gemäß dem Lehrbuch, Abschn. 8.3.3 gilt für dessen
8.5 Analogrechenschaltung 153

Abb. 8.9 Schaltbild eines R1 R0

Addierers ue1
R2
ue2 -
ua
RN
+
ueN

Ausgangsspannung
XN
R0
ua D  ue : (8.22) 8.3
D1
R

Zur Vorzeichenumkehr wird ein invertierender Verstärker mit einer Verstärkung von 1
verwendet (vgl. Lehrbuch, Abschn. 8.3.1). Anhand dieser Überlegungen kann die Schal-
tung zur Realisierung der Differentialgleichung (8.18) konstruiert werden (Abb. 8.10).
Die zur Eingangsgröße dx=dt proportionale Spannung ue D a dx=dt wird auf den
Eingang des Differenzierers, bestehend aus den Bauelementen OP3 , R3 und C3 , sowie auf
den Eingang des Integrierers, bestehend aus den Bauelementen OP4 , R4 und C4 , gegeben.
Die Konstante a ist hierbei ein Proportionalitätsfaktor. Gemäß (8.21) ergibt sich für die
Spannung u1 am Ausgang des Differenzierers

d 2x
u1 D a C3 R3 : (8.23)
dt 2

R3
2
C3 dx
-aC3R3 2
- dt
u1
OP3
+
dx
ue= a C4
dt R R1 R0

R4 u3 R u2 R2
- - -
OP4 OP2 OP1 ua=by
+ + +
a a
- x x
C4R4 C4R4

Abb. 8.10 Schaltung zur Realisierung der Differentialgleichung (8.18)

154 8 Operationsverstärker

Nach (8.8) beträgt die Spannung u3 am Ausgang des Integrierers

a
u3 D  x; (8.24)
C4 R4

wenn man von einem Anfangswert u3 .0/ D 0 ausgeht. Der Operationsverstärker OP2 und
die beiden Widerstände R bilden einen invertierenden Verstärker mit einer Spannungsver-
stärkung von 1. Für die Spannung u2 am Ausgang von OP2 gilt daher

a
u2 D u3 D x: (8.25)
C4 R4

Die zur Ausgangsgröße y proportionale Spannung ua D b y (mit dem Proportionali-

tätsfaktor b) am Ausgang des aus den Bauelementen OP1 und R0 bis R2 bestehenden
Addierers berechnet sich nach (8.22). Es ergibt sich
 
R0 R0
ua D  u1 C u2 : (8.26)
R1 R2

Mit (8.23) und (8.25) erhalten wir

a C3 R3 R0 d 2 x a R0
ua D b y D  x (8.27)
R1 dt 2 C4 R4 R2

und somit schließlich

a C3 R3 R0 d 2 x a R0
yD 2
 x: (8.28)
b R dt b C4 R4 R2
„ ƒ‚ 1 … „ ƒ‚ …
k1 k2

8.6 Messverstärker

Aufgabenstellung
Gegeben sei die in Abb. 8.11 gezeigte Schaltung mit idealen Operationsverstärkern.

a. Berechnen Sie die Spannungen u1 und u2 in Abhängigkeit von den Eingangs-

spannungen ue1 und ue2 .
b. Geben Sie die Ausgangsspannung ua als Funktion der Spannungen u1 und u2
an.
c. Es sei R1 D R3 und R4 D R5 D R6 D R7 . Geben Sie die Ausgangsspannung
ua als Funktion von ue1 und ue2 an.
8.6 Messverstärker 155

ue1
+ u1 uR6
R4 D
-OP1 R6
R1
A
i2 -
OP3
R2
+
B
ua
R3
- R5 R7
OP2
ue2 + C
u2

Abb. 8.11 Schaltung mit idealen Operationsverstärkern

Lösung zu a. Berechnung der Spannungen u1 und u2

Da die Spannungsverstärkung der idealen Operationsverstärker unendlich ist, ist die
Spannungsdifferenz zwischen deren Eingangsklemmen in der rückgekoppelten Anord-
nung gleich null. Somit liegt an dem Schaltungsknoten A die Spannung ue1 und an dem 8.2.4
Knoten B die Spannung ue2 an. Für den Strom i2 durch den Widerstand R2 ergibt sich
daher
ue1  ue2
i2 D : (8.29)
R2
Da die Operationsverstärker einen unendlich hohen Eingangswiderstand besitzen, fließt
der Strom i2 auch durch die Widerstände R1 und R3 . Daher gilt

u1 D ue1 C i2 R1 : (8.30)

Mit (8.29) erhalten wir daraus

 
R1 R1
u1 D ue1 1 C  ue2 : (8.31)
R2 R2

Für die Spannung u2 gilt entsprechend

u2 D ue2  i2 R3 ; (8.32)
156 8 Operationsverstärker

was mit (8.29) auf das Ergebnis

 
R3 R3
u2 D ue2 1 C  ue1 (8.33)
R2 R2
führt.

Lösung zu b. Ausgangsspannung ua als Funktion von u1 und u2

Wegen des unendlich hohen Eingangswiderstandes des Operationsverstärkers OP3 ist der
Spannungsteiler R5 , R7 unbelastet und somit ergibt sich für die Spannung uC am Schal-
tungsknoten C
R7
uC D u2 : (8.34)
R5 C R7
Da die Spannungsdifferenz zwischen den Eingangsklemmen von OP3 gleich null ist, ent-
spricht die Spannung uD am Schaltungsknoten D der Spannung uC am Knoten C , d. h.
R7
uD D u2 : (8.35)
R5 C R7
Da der Spannungsteiler R4 , R6 unbelastet ist, erhalten wir für die Spannung uR6 über dem
Widerstand R6 mit Hilfe der Spannungsteilerregel
R6
uR6 D uD  ua D .u1  ua / : (8.36)
R4 C R6
Durch Einsetzen von (8.35) in (8.36) ergibt sich schließlich
R7 R4 C R6 R6
ua D u2  u1 : (8.37)
R5 C R7 R4 R4
Lösung zu c. Ausgangsspannung ua als Funktion von ue1 und ue2
Mit R4 D R5 D R6 D R7 wird aus (8.37)

ua D u2  u1 (8.38)

und mit R1 D R3 wird aus (8.33)

 
R1 R1
u2 D ue2 1C  ue1 : (8.39)
R2 R2
Durch Einsetzen von (8.39) und (8.31) in (8.38) erhalten wir schließlich das Resultat
 
R1
ua D 1 C 2 .ue2  ue1 / : (8.40)
R2

PSpice: 8_OP-Schaltungen_IV
8.7 Nichtlineare Verstärkerschaltung 157

8.7 Nichtlineare Verstärkerschaltung

Aufgabenstellung
Gegeben sei die in Abb. 8.12 dargestellte Schaltung mit einem Bipolartransistor und
einem idealen Operationsverstärker.

a. Bestimmen Sie die Ausgangsspannung Ua in Abhängigkeit von der Eingangs-

spannung Ue , dem Widerstand R und dem Transfersättigungsstrom IS des
Transistors. Gehen Sie davon aus, dass der Transistor im normalen Verstärkerbe-
trieb arbeitet.
b. Welcher vereinfachte Zusammenhang ergibt sich für den Fall IC  IS und
welche mathematische Funktion wird demnach mit der Schaltung realisiert?

Abb. 8.12 Schaltung mit Bi- Ie R

polartransistor und idealem
Operationsverstärker
Ue - Ua

Lösung zu a. Berechnung der Ausgangsspannung

Aus dem Schaltbild entnehmen wir, dass die Ausgangsspannung durch

Ua D UBE (8.41)

gegeben ist. Für den Kollektorstrom des im normalen Verstärkerbetrieb arbeitenden Tran-
sistors gilt nach (3.2) und mit (8.41)
h  q i h  q i
IC D IS exp UBE  1 D IS exp  Ua  1 : (8.42) 3.2.1
kT kT

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist, ist die

Spannungsdifferenz zwischen seinen Eingangsklemmen in der rückgekoppelten Anord-
nung gleich null. Aus diesem Grunde liegt der invertierende Eingang des OP auf Masse-
potenzial und wir erhalten für den in die Schaltung fließenden Strom
8.2.4
Ue
Ie D : (8.43)
R

Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Eingangs-
klemmen hinein, was zur Folge hat, dass die Ströme Ie und IC identisch sind. Durch
158 8 Operationsverstärker

Gleichsetzen von (8.42) und (8.43) erhalten wir daher

Ue h  q i
D IS exp  Ua  1 : (8.44)
R kT

Umstellen nach Ua ergibt schließlich

 
kT Ue
Ua D  ln C1 : (8.45)
q R IS

Lösung zu b. Berechnung der Ausgangsspannung für IC  IS

Für IC  IS kann in (8.42) die 1 gegenüber dem Exponentialterm vernachlässigt werden
und wir erhalten
 q  q
IC D IS exp UBE D IS exp  Ua : (8.46)
kT kT

Durch Gleichsetzen von (8.46) und (8.43) und anschließendes Umstellen nach Ua erhalten
wir dann den vereinfachten Ausdruck
 
kT Ue
Ua D  ln : (8.47)
q R IS

Die Ausgangsspannung ist also proportional zum natürlichen Logarithmus der Eingangs-
spannung. Aus diesem Grunde wird die Schaltung nach Abb. 8.12 auch Logarithmierer
genannt.

PSpice: 8_OP-Schaltungen_V

8.8 Schmitt-Trigger

Aufgabenstellung
Gegeben sei die in Abb. 8.13 (links) dargestellte Schaltung mit einem Operati-
onsverstärker, der, abgesehen von den Betriebsspannungen UBC und UB , ideale
Eigenschaften besitze. Es gelte R1 D 1 k , R2 D 2 k , UBC D 15 V und
UB D 15 V. Die Schaltung werde mit der in Abb. 8.13 (rechts) gezeigten Ein-
gangsspannung Ue angesteuert.

a. Bestimmen Sie den Zeitverlauf der Ausgangsspannung Ua .

b. Zeichnen Sie die Übertragungskennlinie der Schaltung, indem Sie die Ausgangs-
spannung Ua in Abhängigkeit von der Eingangsspannung Ue darstellen.
8.8 Schmitt-Trigger 159

Ue
R1 R2
+15V
UB+
+
0V
t1 t2 t
- Ua
UB-
Ue -15V

Abb. 8.13 Schaltung mit Operationsverstärker (links) und zugehörige Eingangsspannung

(rechts)

Lösung zu a. Zeitverlauf der Ausgangsspannung

Bei den bisher betrachteten Schaltungen mit Operationsverstärkern wurde das Ausgangs-
signal stets auf den invertierenden Eingang des OP zurückgeführt. Bei Betrachtung der
in Abb. 8.13 (links) dargestellten Schaltung fällt hingegen auf, dass das Ausgangssignal
auf den nicht invertierenden Eingang des Operationsverstärkers zurückgeführt wird. So-
bald also die Spannung zwischen den Eingängen des OP den Wert null übersteigt, steigt
die Ausgangsspannung des OP wegen der hohen Spannungsverstärkung beliebig an und
wird im vorliegenden Fall nur durch die Betriebsspannung UBC begrenzt. Das entspre-
chende gilt für ein Absinken der Spannung zwischen den Eingängen des OP unter den
Wert null. Hier wird die Ausgangsspannung des OP negativ und wird lediglich durch die
Betriebsspannung UB begrenzt.
Zur Analyse der Schaltung müssen wir also untersuchen, wann die Spannungsdifferenz
zwischen den Eingangsklemmen des OP den Wert null erreicht. Bezeichnen wir die Span-
nung am invertierenden Eingang mit U und die am nicht invertierenden Eingang mit UC ,
so ergibt sich aus dem Schaltbild
U D Ue (8.48)
und
R1 Ua
UC D Ua D : (8.49)
R1 C R2 3
Die Spannungsdifferenz UC  U hängt also nicht nur von der Eingangsspannung Ue ,
sondern auch von der Spannung am Ausgang Ua ab.
Für den vorgegebenen zeitlichen Verlauf der Eingangsspannung (Abb. 8.13, rechts)
beträgt die am invertierenden Eingang liegende Spannung zunächst U D Ue D 15 V,
so dass am Ausgang der Schaltung die Spannung UBC D 15 V anliegt. Steigt dann die
Eingangsspannung an, so bleibt die Spannung am nicht invertierenden Eingang zunächst
unverändert bei
R1
UC jUa DUBC D UBC D 5 V : (8.50)
R1 C R2
160 8 Operationsverstärker

Abb. 8.14 Zeitverläufe von U

Ein- und Ausgangsspan- Ua
+15V Ue
nung bei der Schaltung nach
Abb. 8.13 (links)
+5V

t1 t2 t
-5V

-15V

Sobald jedoch die Eingangsspannung Ue D U größer wird als UC D 5 V, wird die

Spannungsdifferenz zwischen des Eingangsklemmen des OP negativ und die Ausgangs-
spannung des OP springt auf UB . Die mittels (8.50) berechnete Spannung wird daher
auch Ausschaltpegel Ue;aus genannt. Mit dem neuen Wert der Ausgangsspannung ändert
sich auch die Spannung am nicht invertierenden Eingang des OP auf
R1
UC jUa DUB D UB D 5 V : (8.51)
R1 C R2
Wird nun die Eingangsspannung kleiner als die mittels (8.51) berechnete Spannung, die
auch als Einschaltpegel Ue;ein bezeichnet wird, so schaltet der Ausgang des OP wieder
auf UBC um. Aus diesen Überlegungen ergibt sich schließlich der in Abb. 8.14 gezeigte
Zeitverlauf für die Ausgangsspannung Ua .

PSpice: 8_OP-Schaltungen_VI

Lösung zu b. Übertragungskennlinie
Trägt man die Ausgangsspannung Ua über der Eingangsspannung Ue auf, so ergibt sich
die in Abb. 8.15 dargestellte Übertragungskennlinie der Schaltung. Die erkennbare Schalt-
hysterese kommt dadurch zustande, dass der Einschaltpegel Ue;ein und der Ausschaltpegel
Ue;aus nicht gleich sind. Schaltungen mit einem derartigen Verhalten werden auch Schmitt-
Trigger genannt.

Abb. 8.15 Übertragungs- Ua

kennlinie der Schaltung nach +15V
Abb. 8.13 (links)

-5V +5V Ue

-15V
Frequenzverhalten analoger Schaltungen
9

9.1 Formelsammlung

Übertragungsfunktion, getrennt nach Real- und Imaginärteil

A D RefAg C j ImfAg (9.1)

Übertragungsfunktion, getrennt nach Betrag und Phase

A D jAj exp.j'/ (9.2)

Betrag der Übertragungsfunktion (Amplitudengang)

q
jAj D .Re fAg/2 C .Im fAg/2 (9.3)

Phase der Übertragungsfunktion (Phasengang)

 
ImfAg
'.A/ D arctan (9.4)
Re fAg

Amplitudengang in logarithmischer Skalierung (Einheit: Dezibel)

A ŒdB D 20 log jAj (9.5)

Übertragungsfunktion als Produkt mehrerer Teilfunktionen

Übertragungsfunktion
A D A1 A2 (9.6)
Resultierender Amplitudengang
jAj D jA1 jjA2 j (9.7)
© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 161
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
162 9 Frequenzverhalten analoger Schaltungen

Resultierender Amplitudengang (logarithmische Skalierung)

A ŒdB D A1 ŒdB C A2 ŒdB (9.8)

Resultierender Phasengang
' D '1 C '2 (9.9)

Tiefpass 1. Ordnung
Komplexe Übertragungsfunktion

1
A.s/ D A0 (9.10)
1 C !s0

Übertragungsfunktion
1
A .j!/ D A0 (9.11)
1 C j !!0
Amplitudengang
1
jA.j!/j D A0 r  (9.12)
2
1 C !!0

Phasengang  
!
'.!/ D arctan  (9.13)
!0

Hochpass 1. Ordnung
Komplexe Übertragungsfunktion

s
A.s/ D A0 (9.14)
!0 C s

Übertragungsfunktion
j!
A .j!/ D A0 (9.15)
!0 C j!
Amplitudengang
!
jA .j!/ j D A0 q (9.16)
!0 C ! 2
2

Phasengang !
0
'.!/ D arctan (9.17)
!
9.2 Komplexe Übertragungsfunktion 163

Kurzschluss-Zeitkonstanten-Methode
Die Kurzschluss-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 9.4.1) liefert für den
Pol mit der höchsten Frequenz einer Schaltung die Näherung

X
n
1
!L  : (9.18)
i D1
Ri;k Ci

Dabei ist Ri;k der Widerstand, der in die Klemmen der Kapazität Ci gemessen wird, wenn
diese entfernt und alle anderen Kapazitäten kurzgeschlossen werden. Geht man von der
Ersatzschaltung für niedrige Frequenzen aus, so liefert (9.18) eine Abschätzung der unte-
ren Grenzfrequenz !L der Schaltung.

Leerlauf-Zeitkonstanten-Methode
Die Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 9.4.2) liefert für den Pol
mit der niedrigsten Frequenz einer Schaltung die Näherung

1
!H  : (9.19)
P
n
Ri;l Ci
i D1

Dabei ist Ri;l der Widerstand, der in die Klemmen der Kapazität Ci gemessen wird, wenn
diese sowie alle anderen Kapazitäten durch Leerläufe ersetzt werden. Geht man von der
Ersatzschaltung für hohe Frequenzen aus, so liefert (9.19) eine Abschätzung der oberen
Grenzfrequenz !H der Schaltung.

9.2 Komplexe Übertragungsfunktion

Aufgabenstellung
Gegeben sei eine Schaltung mit der Übertragungsfunktion

s C 5  108 rad s1

A.s/ D : (9.20)
.s C 1  106 rad s1 / 1 C s
5107 rad s1

a. Bestimmen Sie die Lage der Pole und Nullstellen der Übertragungsfunktion.
b. Ist die Schaltung stabil? Begründen Sie Ihre Aussage.
c. Bestimmen Sie die Verstärkung A0 für niedrige Frequenzen und skizzieren Sie
den Amplitudengang der Schaltung, indem Sie dessen Verlauf durch Geraden-
stücke annähern.
d. Schätzen Sie die obere Grenzfrequenz !H ab. Besitzt die Übertragungsfunktion
einen dominierenden Pol?
 164 9 Frequenzverhalten analoger Schaltungen

e. Berechnen Sie den Wert der oberen Grenzfrequenz !H unter Berücksichtigung

aller Pole und Nullstellen der Übertragungsfunktion.

Lösung zu a. Pole und Nullstellen

Aus der gegebenen Übertragungsfunktion können die Null- und Polstellen direkt abge-
lesen werden. Bezeichnen wir die Nullstelle mit n1 , die Pole mit p1 bzw. p2 und die
dazugehörenden Frequenzen mit !n1 , !p1 und !p2 , so erhalten wir

n1 D !n1 D 5  108 rad s1 ; (9.21)

1
p1 D !p1 D 1  10 rad s
6
; (9.22)
1
p2 D !p2 D 5  10 rad s
7
: (9.23)

Lösung zu b. Stabilität
Die Schaltung ist stabil, da alle Polstellen der Übertragungsfunktion A.s/, in diesem Falle
die Pole p1 und p2 , in der linken Halbebene der s-Ebene liegen.

9.1.3
S.m.i.L.E.: 9.1_Pol-Nullstellen

Lösung zu c. Amplitudengang
Die Skizze des Amplitudenganges (Abb. 9.1) wird gemäß der in dem Lehrbuch, Abschn.
9.1.1. und 9.2.1 beschriebenen Vorgehensweise angefertigt. Der Verlauf des Amplituden-
ganges wird dabei durch Geradenstücke angenähert. Den Ergebnissen aus Teilaufgabe a.
9.1.1 ist zu entnehmen, dass
9.2.1 jp1 j < jp2 j < jn1 j (9.24)
gilt. Da die Übertragungsfunktion keine Nullstelle bei s D 0 besitzt, verläuft der Ampli-
tudengang jA.j!/j für 0 < ! < jp1 j parallel zur !-Achse.
Oberhalb von ! D jp1 j wird das Übertragungsverhalten dann von der Polstelle p1
beeinflusst, so dass der Amplitudengang mit 20 dB pro Dekade abfällt. Ab der Frequenz

Abb. 9.1 Näherungsweise A(jω) (log)

Darstellung des Betrages der
Übertragungsfunktion (9.20) A0 -20 dB/Dekade

-40 dB/Dekade

-20 dB/Dekade

ωH
|p1| |p2| |n1| ω (log)
9.2 Komplexe Übertragungsfunktion 165

! D jp2 j ist zusätzlich der Einfluss des Pols p2 zu berücksichtigen, so dass sich oberhalb
von ! D jp2 j ein Abfall des Amplitudenganges von 40 dB pro Dekade ergibt. Durch den
Einfluss der Nullstelle n1 für Frequenzen oberhalb von ! D jn1 j wird der Abfall des
Amplitudenganges für diesen Bereich dann wieder auf 20 dB pro Dekade reduziert.
Die Übertragungsfunktion kann somit in zwei Anteile zerlegt werden; einen frequenz-
unabhängigen Faktor A0 sowie einen Teil AH .s/, der die Frequenzabhängigkeit für hohe
Frequenzen beschreibt und der für niedrige Frequenzen gegen eins geht. Dazu stellen wir
(9.20) um und erhalten

1C s
5108 rad s1
A.s/ D 500
1C 6
s
1 1C s
5107 rad s1
110 rad s
1 C !sn
D A0   1 : (9.25)
1 C !p
s
1C s
!p2
„ 1
ƒ‚ …
AH .s/

Die gesuchte Verstärkung bei niedrigen Frequenzen beträgt also

A0 D 500 : (9.26)

PSpice: 9_Amplitudengang_I

Lösung zu d. Abschätzung der oberen Grenzfrequenz

Aus der näherungsweisen Darstellung des Betrages des Amplitudenganges (Abb. 9.1) ist
zu entnehmen, dass die obere Grenzfrequenz !H im Wesentlichen durch die Knickstelle
bei ! D jp1 j gegeben ist und die anderen Pole und Nullstellen weit von dieser Stelle
entfernt sind. Es handelt sich demnach bei p1 um einen dominierenden Pol, dessen Lage
die Grenzfrequenz bestimmt, so dass gilt
9.2.1
!H  jp1 j D 1  106 rad s1 : (9.27)

Lösung zu e. Berechnung der oberen Grenzfrequenz unter Berücksichtigung aller

Pole und Nullstellen
Zur Berechnung der oberen Grenzfrequenz unter Berücksichtigung aller Pole und Null-
stellen gehen wir von dem Ansatz aus, dass bei der oberen Grenzfrequenz
p !H der Am-
plitudengang jA.j!/j gegenüber dem Wert A0 um den Faktor 1= 2 abfällt, d. h. es muss
gelten
p
jA .j!/j!D!H D A0 = 2 : (9.28)
9.1.1
Um diese Gleichung auszuwerten, bestimmen wir zunächst die Übertragungsfunktion
A.j!/, indem wir in (9.25) die komplexe Frequenz s durch die Frequenzvariable j!
166 9 Frequenzverhalten analoger Schaltungen

ersetzen. Es ergibt sich der Ausdruck


1 C j !!n
A.j!/ D A0   1 ; (9.29)
1 C j !p
!
1 C j !!p
1 2

aus dem wir durch Betragsbildung schließlich den Amplitudengang

v  
u
u 2
u 1 C !!2
u n1
jA.j!/j D A0 u    (9.30)
t 2 !2
1 C !!2 1C !p22
p1

erhalten. Aus (9.28) und (9.30) folgt dann die Bestimmungsgleichung für die gesuchte
Grenzfrequenz !H v
u  
u !2
u 1 C ! H2
1 u n1
p D u   : (9.31)
2 t 2
!H 2
!H
1 C !2 1 C !2
p1 p2

Diesen Ausdruck quadrieren wir zunächst, was auf

 
!H2
1C !n2
1 1
D   (9.32)
2 2
!H 2
!H
1C 2
!p1
1C 2
!p2

führt und erhalten nach einigen Umformungen die Beziehung

!H2 !H2 !H2 !H4

1C2 D C C : (9.33)
!n21 !p21 !p22 !p21 !p22

Die Substitution x D !H2 und die Multiplikation mit !p21 !p22 führt auf die quadratische
Gleichung !
!p21 !p22
x C x !p1 C !p2  2
2 2 2
 !p21 !p22 D 0 (9.34)
!n21

mit den beiden Lösungen

x1 D 9;9921  1011 .rad s1 /2 (9.35)

und
x2 D 2;502  1015 .rad s1 /2 : (9.36)
9.3 Übertragungsverhalten einer Verstärkerschaltung 167

p
Dabei ist x1 die einzig sinnvolle Lösung, weil die Rücksubstitution !H D x mit dem ne-
gativen Wert x2 keine reelle Lösung ergibt. Die Rücksubstitution von x1 liefert schließlich
die gesuchte obere Grenzfrequenz
p
!H D x1
D 0;9996  106 rad s1 : (9.37)

Es ist zu erkennen, dass die Schätzung der oberen Grenzfrequenz gemäß (9.27) und das Er-
gebnis gemäß (9.37) sehr gut miteinander übereinstimmen. Dies ist immer dann der Fall,
wenn die Übertragungsfunktion einen dominierenden Pol besitzt, d. h. die obere Grenz-
frequenz im Wesentlichen nur durch einen Pol bestimmt wird.

9.3 Übertragungsverhalten einer Verstärkerschaltung

Aufgabenstellung
Abb. 9.2 zeigt das Kleinsignalersatzschaltbild einer Verstärkerschaltung mit einem
Koppelkondensator Ce am Eingang und einer ohmsch-kapazitiven Last (Ra und Ca )
am Ausgang. Es sei Re D 20 k , Ri D 100 k und Ra D 10 k .

Abb. 9.2 Kleinsignal- Re Ce

ersatzschaltbild einer
Verstärkerschaltung gm u i
ue ui Ri Ra Ca ua

a. Bestimmen Sie die Übertragungsfunktion A.s/ der Verstärkerschaltung.

b. Bestimmen Sie aus der Übertragungsfunktion die untere Grenzfrequenz !L , die
obere Grenzfrequenz !H sowie die Verstärkung A0 bei mittleren Frequenzen.
c. Skizzieren Sie den Amplitudengang der Schaltung.
d. Wie groß muss die Steilheit gm sein, damit die Verstärkung bei mittleren Fre-
quenzen 20 dB beträgt?
e. Dimensionieren Sie den Koppelkondensator Ce so, dass die untere Grenzfre-
quenz fL maximal 10 Hz beträgt.
f. Welche Werte darf die Kapazität Ca annehmen, damit die obere Grenzfrequenz
fH mindestens 1 MHz beträgt?

Lösung zu a. Übertragungsfunktion
Bevor wir die Übertragungsfunktion der Schaltung rechnerisch bestimmen, soll im Fol-
genden kurz der Einfluss der beiden Kapazitäten Ce und Ca auf das Übertragungsverhalten
168 9 Frequenzverhalten analoger Schaltungen

untersucht werden. Der im Eingangskreis liegende Koppelkondensator Ce trennt für nied-

rige Frequenzen die Signalquelle von der Verstärkerschaltung, wirkt für hohe Frequenzen
jedoch wie ein Kurzschluss. Gemeinsam mit den Widerständen Re und Ri bildet dieser
Kondensator daher einen Hochpass. Da der Wert der Kapazität in der Regel sehr groß ist,
liegt die Grenzfrequenz des Hochpasses bei niedrigen Werten, so dass dieser letztlich die
untere Grenzfrequenz der Verstärkerschaltung bestimmt.
Der Kondensator Ca im Ausgangskreis wird für hohe Frequenzen niederohmig und
verringert dadurch die Ausgangsspannung der Verstärkerschaltung. Der Kondensator Ca
bildet daher mit dem Widerstand Ra einen Tiefpass, der die obere Grenzfrequenz der
Verstärkerschaltung bestimmt.
Wir bestimmen nun die Übertragungsfunktion der Verstärkerschaltung. Dazu fassen
wir zur Vereinfachung der Schreibweise zunächst den Widerstand und die Kapazität im
Ausgangskreis zu einer Impedanz Za zusammen und erhalten

1 Ra
Za D D : (9.38)
1
Ra C sCa 1 C sCa Ra

Für die Ausgangsspannung der Schaltung gilt damit die Beziehung

Ra
ua D gm ui Za D gm ui ; (9.39)
1 C sCa Ra
was durch Umstellen auf den Ausdruck
ua gm Ra
D (9.40)
ui 1 C sCa Ra
führt. Wie bereits oben diskutiert, zeigt der Ausgangskreis also das Verhalten eines Tief-
passes, der bei hohen Frequenzen zu einer Abnahme der Verstärkung führt und damit die
obere Grenzfrequenz bestimmt.
Im Eingangskreis gilt für die Spannung ui am Widerstand Ri

Ri
ui D ue : (9.41)
Ri C Re C 1
sCe

Umstellen dieses Ausdruckes ergibt

ui sCe Ri
D : (9.42)
ue 1 C sCe .Ri C Re /

Der Eingangskreis weist demnach das bereits beschriebene Verhalten eines Hochpasses
auf, der die untere Grenzfrequenz der Schaltung bestimmt.
Aus (9.42) und (9.40) erhalten wir schließlich die gesuchte Übertragungsfunktion

ua ui sCe Ri gm Ra
A.s/ D D : (9.43)
ui ue Œ1 C sCe .Ri C Re / .1 C sCa Ra /
9.3 Übertragungsverhalten einer Verstärkerschaltung 169

Lösung zu b. Grenzfrequenzen, Verstärkung A0

Zur Bestimmung der Grenzfrequenzen formen wir die Übertragungsfunktion (9.43) zu-
nächst so um, dass der die untere Grenzfrequenz bestimmende Term für hohe Frequenzen
und der die obere Grenzfrequenz bestimmende Term für niedrige Frequenzen gegen den
Wert eins geht. Wir erhalten dann den Ausdruck

gm Ra Ri s 1 9.2.1
A.s/ D 
Ri C Re s C 1
Ce .Ri CRe /
1 C sCa Ra
s 1
D A0 ; (9.44)
s  p1 1  ps2
„ ƒ‚ … „ ƒ‚ …
AL .s/ AH .s/

wobei A0 frequenzunabhängig ist, AL .s/ für hohe Frequenzen und AH .s/ für niedrige
Frequenzen gegen den Wert eins geht. Der Term A0 entspricht somit der Verstärkung
für mittlere Frequenzen, wobei das negative Vorzeichen von A0 gleichbedeutend ist mit
einer Phasenverschiebung von 180° zwischen Ein- und Ausgangssignal. Die Polstelle p1
des Hochpasses bestimmt die untere Grenzfrequenz und die Polstelle p2 des Tiefpasses
bestimmt die obere Grenzfrequenz der Schaltung. Wir erhalten damit
Ri
A0 D gm Ra ; (9.45)
Ri C Re
1
!L D jp1 j D (9.46)
Ce .Ri C Re /
und
1
!H D jp2 j D : (9.47)
Ca Ra

Lösung zu c. Skizze Amplitudengang

Mit den Ergebnissen der vorangegangenen Teilaufgabe lässt sich der Amplitudengang der
Schaltung auf einfache Weise skizzieren (Abb. 9.3).
Im mittleren Frequenzbereich !L < ! < !H liefern die Teilfunktionen AL .s/ und
AH .s/ der Übertragungsfunktion (9.44) den Wert eins, d. h. die Verstärkung der Schaltung
wird allein durch den Wert A0 festgelegt.

9.2.1
Abb. 9.3 Amplitudengang A(jω) (log)
der Verstärkerschaltung nach
Abb. 9.2
A0 -20 dB/Dekade

ωL ωH
|p1| |p2| ω (log)
 170 9 Frequenzverhalten analoger Schaltungen

Bei hohen Frequenzen liefert die Teilfunktion AL .s/ den Wert eins, so dass das Über-
tragungsverhalten der Schaltung durch den Ausdruck
1
A0 AH .s/ D A0 (9.48)
1  ps2

beschrieben werden kann, was einem Tiefpass erster Ordnung mit der Grenzfrequenz jp2 j
entspricht. Aus diesem Grunde fällt der Amplitudengang für Frequenzen oberhalb von
!H D jp2 j mit 20 dB pro Dekade ab.
9.1.2 Bei niedrigen Frequenzen liefert die Teilfunktion AH .s/ den Wert eins, so dass das
Übertragungsverhalten der Schaltung durch
s
A0 AL .s/ D A0 (9.49)
s  p1
gegeben ist, was einem Hochpass erster Ordnung mit der Grenzfrequenz jp1 j entspricht.
Dies hat zur Folge, dass die Verstärkung für Frequenzen unterhalb von !L D jp1 j zu
niedrigeren Frequenzen hin mit 20 dB pro Dekade abfällt.

Lösung zu d. Steilheit
Die Verstärkung für mittlere Frequenzen soll laut Aufgabenstellung

A0 ŒdB D 20 log jA0 j D 20 dB (9.50)

betragen, was einer Verstärkung von

20 dB
jA0 j D 10. 20 / D 10 (9.51)

bzw. A0 D 10 entspricht. Umstellen von (9.45) nach gm ergibt damit den gesuchten
Wert der Steilheit
A0 Ri C Re
gm D
Ra Ri
D 1;2 mS : (9.52)

Lösung zu e. Koppelkondensator Ce
Der maximal zulässige Wert für die untere Grenzfrequenz ist mit fL;max D 10 Hz angege-
ben. Durch Umstellen von (9.46) ergibt sich mit !L D 2fL
1
fL D fL;max D 10 Hz : (9.53)
2 Ce .Ri C Re /
Für den Koppelkondensator Ce erhalten wir daher
1
Ce
2fL;max .Ri C Re /
D 133 nF : (9.54)
9.4 Sourceschaltung 171

Lösung zu f. Lastkapazität Ca
Der minimal zulässige Wert für die obere Grenzfrequenz ist gemäß Aufgabenstellung
fH;min D 1 MHz. Mit !H D 2fH und (9.47) erhalten wir durch Umstellen

1
fH D fH;min D 1 MHz : (9.55)
2 Ca Ra

Für die Lastkapazität Ca ergibt sich somit

1
Ca
2fH;min Ra
D 15;9 pF : (9.56)

PSpice: 9_Amplitudengang_II

9.4 Sourceschaltung

Aufgabenstellung
Abb. 9.4 zeigt das Kleinsignalersatzschaltbild einer Verstärkerschaltung mit MOS-
FET. Es sei Re D 100 k und Ra D 5 k . Der MOSFET habe folgende
Arbeitspunktdaten: gm D 4;83 mS, CGS D 0;23 pF und CGD D 0;1 pF.

Re CGD

gmuGS
uGS CGS

ue Ra ua

RS

Abb. 9.4 Kleinsignalersatzschaltbild einer Verstärkerschaltung mit MOSFET

a. Leiten Sie aus der Schaltung nach Abb. 9.4 einen Ausdruck für die Verstärkung
bei niedrigen Frequenzen ab. Hinweis: Vernachlässigen Sie dazu die parasitären
Kapazitäten CGS und CGD des MOSFET.
b. Leiten Sie mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch,
Abschn. 9.4.2) einen Ausdruck zur Abschätzung der oberen Grenzfrequenz !H
der Schaltung her.
 172 9 Frequenzverhalten analoger Schaltungen

c. Berechnen Sie mit Hilfe der Ergebnisse aus a. und b. die Verstärkung für niedrige
Frequenzen sowie die obere Grenzfrequenz für die Fälle RS D 0 , RS D
100 und RS D 250 .
d. Bestimmen Sie für die drei Fälle aus c. jeweils das Verstärkungs-Bandbreite-
Produkt.

Lösung zu a. Verstärkung bei niedrigen Frequenzen

Die beiden parasitären Kapazitäten CGS und CGD des MOSFET beeinflussen das Über-
tragungsverhalten lediglich für hohe Frequenzen. Zur Ableitung eines Ausdruckes für die
Verstärkung bei niedrigen Frequenzen können wir die Kapazitäten daher vernachlässigen
und erhalten so das in Abb. 9.5 gezeigte Kleinsignalersatzschaltbild für niedrige Frequen-
zen.
Für die Ausgangsspannung der Schaltung gilt

ua D gm uGS Ra : (9.57)

Da durch den Widerstand Re kein Strom fließt, ist der Spannungsabfall über diesem Wi-
derstand gleich null. Für die Eingangsspannung gilt daher die Beziehung

ue D uGS C uS D uGS C gm uGS RS

D uGS .1 C gm RS / : (9.58)

Aus (9.57) und (9.58) ergibt sich schließlich die Verstärkung bei niedrigen Frequenzen
ua gm Ra
A0 D D : (9.59)
ue 1 C gm RS

Lösung zu b. Abschätzung der oberen Grenzfrequenz

Die obere Grenzfrequenz wird mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehr-
buch, Abschn. 9.4.2) abgeschätzt. Es wird dabei von dem Ersatzschaltbild nach Abb. 9.4
ausgegangen, bei dem die Kapazitäten CGS und CGD das Verhalten für hohe Frequenzen
9.4.2

Abb. 9.5 Kleinsignaler- Re

satzschaltbild für niedrige
Frequenzen der Verstärker- gmuGS
schaltung mit MOSFET uGS

ue Ra ua

uS RS
9.4 Sourceschaltung 173

Abb. 9.6 Schaltung zur Be- Re ix

stimmung des Widerstandes
RGS;l gmux
ux

Ra ua

RS uS

bestimmen. Zur Abschätzung der oberen Grenzfrequenz können wir dann die Beziehung
(9.19)
1
!H  n (9.60)
P
Ri;l Ci
i D1

verwenden, welche eine Abschätzung für den Pol mit der niedrigsten Frequenz liefert. In
dieser Gleichung ist Ri;l der an den Klemmen der Kapazität Ci gemessene Widerstand,
wenn diese entfernt und alle anderen Kapazitäten durch Leerläufe ersetzt werden.
Wir bestimmen zunächst den Widerstand RGS;l an den Klemmen der Kapazität CGS ,
wozu wir CGS entfernen und stattdessen eine Testquelle ux an die Klemmen anschließen.
Gleichzeitig entfernen wir die Kapazität CGD und schließen die Eingangssignalquelle ue
kurz, so dass sich die in Abb. 9.6 gezeigte Anordnung ergibt.
Für die Spannung über dem Widerstand RS gilt dann

us D .gm ux  ix /RS (9.61)

und aus der Masche im Eingangskreis erhalten wir

 ix Re C ux C us D 0 : (9.62)

Einsetzen von (9.61) in (9.62) ergibt nach einigen Umformungen den Ausdruck

ux .1 C gm RS / D ix .Re C RS / (9.63)

und somit
ux Re C RS
RGS;l D D : (9.64)
ix 1 C gm RS
Als nächstes erfolgt die Bestimmung von RGD;l . Dazu entfernen wir die Kapazität CGD
und schließen eine Testquelle ux an die Klemmen. Ebenso entfernen wir die Kapazität
CGS und schließen die Eingangssignalquelle ue kurz, was auf die in Abb. 9.7 dargestellte
Schaltung führt.
174 9 Frequenzverhalten analoger Schaltungen

Abb. 9.7 Schaltung zur Be- ux

stimmung des Widerstandes Re ix
RGD;l
gmuGS
uGS

Ra ua

RS uS

Durch Anwendung der Maschenregel ergibt sich

 ix Re C ux C ua D ix Re C ux  .ix C gm uGS /Ra D 0 (9.65)

sowie
 ix Re C uGS C us D ix Re C uGS C gm uGS RS D 0 : (9.66)
Umstellen von (9.66) nach uGS liefert die Beziehung
ix Re
uGS D : (9.67)
1 C gm RS
Dies setzen wir in in (9.65) ein und lösen nach ux auf, was
gm Re Ra
ux D ix Re C ix Ra C ix (9.68)
1 C gm RS
ergibt. Für den Widerstand RGD;l folgt schließlich
ux gm Re Ra
RGD;l D D Re C Ra C : (9.69)
ix 1 C gm RS
Mit (9.60) und den beiden Ausdrücken für die Widerstände RGS;l und RGD;l erhalten wir
dann die gesuchte Abschätzung der oberen Grenzfrequenz
1
!H 
RGS;l CGS C RGD;l CGD
1
D  : (9.70)
Re CRS gm Re Ra
1Cgm RS
CGS C Re C Ra C 1Cgm RS
CGD

Lösung zu c. A0 und !H in Abhängigkeit von RS

Mit Hilfe von (9.59), (9.64), (9.69) und (9.70) können A0 und !H in Abhängigkeit vom
Widerstand RS berechnet werden. Die Ergebnisse sind in Tab. 9.1 zusammengefasst. Zum
besseren Vergleich mit den Ergebnissen der PSpice-Simulation wurde zusätzlich der Be-
trag der Verstärkung in Dezibel und die obere Grenzfrequenz in Hertz angegeben. Es zeigt
sich eine sehr gute Übereinstimmung zwischen Berechnung und Simulation.
9.5 Gateschaltung 175

Tab. 9.1 Ergebnisse aus Abschn. 9.4

RS D 0 RS D 100 RS D 250
A0 24;2 16;3 10;9
jA0 j 27;7 dB 24;2 dB 20;7 dB
RGS;l 100 k 67;5 k 45;4 k
RGD;l 2;52 M 1;73 M 1;20 M
!H 3;64  106 rad s1 5;30  106 rad s1 7;67  106 rad s1
fH D !H =2 580 kHz 844 kHz 1;22 MHz
jA0 !H j D jA0 Bj 88;1  106 rad s1 86;4  106 rad s1 83;6  106 rad s1

PSpice: 9_Sourceschaltung

Lösung zu d. Verstärkungs-Bandbreite-Produkt
Da die Verstärkerschaltung aufgrund ihres reinen Tiefpasscharakters keine untere Grenz-
frequenz besitzt, ist die Bandbreite B der Schaltung identisch mit deren oberer Grenz-
frequenz !H . Somit ist das Verstärkungs-Bandbreite-Produkt jA0 Bj gleich dem Produkt
jA0 !H j. Auch diese Ergebnisse sind in Tab. 9.1 dargestellt. Dabei ist zu erkennen, dass
das Verstärkungs-Bandbreite-Produkt nahezu konstant ist. Eine Erhöhung der Bandbreite
der Schaltung führt also gleichzeitig zu einer Reduzierung der Verstärkung. 10.1.3

9.5 Gateschaltung

Aufgabenstellung
Gegeben sei der in Abb. 9.8 gezeigte Verstärker in Gateschaltung. Es sei RD D
3;9 k , RS D 4;7 k , Re D 50 und Ra D 100 k sowie Ce D 100 F
und Ca D 1 F. Der MOSFET habe folgende Arbeitspunktdaten: gm D 4;83 mS,
CGS D 0;23 pF und CGD D 0;1 pF. Zur Vereinfachung der Berechnungen kann der
Ausgangswiderstand r0 des MOSFET vernachlässigt werden.

Abb. 9.8 Verstärker in Gate- UB+

schaltung
RD Ca

Ce Ra Ua
Re

RS Ue

UB-
176 9 Frequenzverhalten analoger Schaltungen

Re Ce Ca

gmuGS

ue RS uGS CGS CGD RD R a ua

Abb. 9.9 Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 9.8.

a. Bestimmen Sie die Verstärkung der Schaltung bei mittleren Frequenzen.

b. Schätzen Sie die untere Grenzfrequenz der Schaltung ab.
c. Schätzen Sie die obere Grenzfrequenz der Schaltung ab.
d. Berechnen Sie das Verstärkungs-Bandbreite-Produkt des Verstärkers.

Lösung zu a. Verstärkung bei mittleren Frequenzen

Es wird zunächst das Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 9.8
gezeichnet. Zu diesem Zweck werden die Gleichspannungsquellen durch Kurzschlüsse
und der MOSFET durch dessen Kleinsignalersatzschaltung (s. Abb. 4.7) ersetzt, was auf
die Schaltung in Abb. 9.9 führt. Der Ausgangswiderstand r0 des MOSFET wird dabei
gemäß der Aufgabenstellung vernachlässigt. In der dargestellten Schaltung sind zunächst
noch alle Kapazitäten enthalten, so dass damit das Verhalten für den gesamten Frequenz-
bereich beschrieben wird.
Bei mittleren Frequenzen sind die Koppelkondensatoren Ce und Ca bereits so nieder-
ohmig, dass sie durch Kurzschlüsse ersetzt werden können. Die parasitären Kapazitäten
CGS und CGD des MOSFET hingegen sind in diesem Frequenzbereich noch unwirksam,
so dass auch sie vernachlässigt und durch Leerläufe ersetzt werden können. Aus die-
sen Überlegungen ergibt sich das in Abb. 9.10 gezeigte Kleinsignalersatzschaltbild für
mittlere Frequenzen, welches keine Kapazitäten enthält. Diese Schaltung kann nochmals
vereinfacht werden, indem die Signalquelle ue sowie die beiden Widerstände Re und RS
in eine äquivalente Spannungsquelle ue0 mit dem Innenwiderstand Re0 (vgl. Lehrbuch,
Abschn. A.1.1) umgeformt werden. Dies führt auf die vereinfachte Ersatzschaltung nach
Abb. 9.11.

Abb. 9.10 Kleinsignaler- Re

satzschaltbild für mittlere
gmuGS
Frequenzen der Verstärker-
schaltung nach Abb. 9.8
ue RS uGS RD//Ra ua
9.5 Gateschaltung 177

Abb. 9.11 Vereinfachte Re'

Darstellung des Kleinsi-
gmuGS
gnalersatzschaltbildes nach
Abb. 9.10 ue' uGS RD//Ra ua

Dabei gilt für die Ersatzquelle ue0

RS
ue 0 D ue (9.71)
Re C RS

und für den Widerstand Re0

Re0 D Re ==RS : (9.72)

Für die Ausgangsspannung erhalten wir damit aus Abb. 9.11

ua D gm uGS .RD ==Ra / : (9.73)

Die Masche im Eingangskreis der Schaltung nach Abb. 9.11 ergibt

ue0 C uGS C gm uGS Re0 D 0 ; (9.74)

was sich umformen lässt in

ue0 D uGS .1 C gm Re0 / : (9.75)

Dies liefert mit (9.71) und (9.72) die Beziehung

Re C RS
ue D uGS .1 C gm .Re ==RS // (9.76)
RS

Für die Verstärkung bei mittleren Frequenzen erhalten wir aus (9.73) und (9.76) schließ-
lich

ua RS gm .RD ==Ra /
A0 D D
ue Re C RS 1 C gm .Re ==RS /
D 14;5 D
O 23;2 dB (9.77)

in Übereinstimmung mit dem Lehrbuch, Abschn. 7.3.1.

 178 9 Frequenzverhalten analoger Schaltungen

Re Ce Ca

gmuGS

ue RS uGS RD Ra ua

Abb. 9.12 Kleinsignalersatzschaltbild für niedrige Frequenzen der Verstärkerschaltung nach

Abb. 9.8

Lösung zu b. Abschätzung der unteren Grenzfrequenz

Die Abschätzung der unteren Grenzfrequenz erfolgt mit Hilfe der Kurzschluss-Zeitkon-
stanten-Methode (vgl. Lehrbuch, Abschn. 9.4.1). Zur Konstruktion der zu diesem Zwecke
erforderlichen Ersatzschaltung für niedrige Frequenzen wird von der in Abb. 9.9 ge-
9.4.1 zeigten Schaltung ausgegangen, welche das Verhalten für den gesamten Frequenzbereich
beschreibt. Für niedrige Frequenzen können wir in dieser Schaltung die parasitären Ka-
pazitäten CGS und CGD des MOSFET vernachlässigen, die erst bei hohen Frequenzen
wirksam werden. Die Koppelkondensatoren Ce und Ca hingegen sind zu berücksichtigen,
weil sie die untere Grenzfrequenz maßgeblich beeinflussen. Es ergibt sich somit die in
Abb. 9.12 dargestellte Ersatzschaltung für niedrige Frequenzen.
Zur Anwendung der Kurzschluss-Zeitkonstanten-Methode werden in der Ersatzschal-
tung für niedrige Frequenzen (Abb. 9.12) nun nacheinander die Kapazitäten Ci entfernt
und der jeweilige Widerstand Ri;k in die entsprechenden Klemmen hinein bestimmt, wäh-
rend die anderen Kapazitäten durch Kurzschlüsse ersetzt werden.
Zur Bestimmung von Re;k wird also Ce entfernt und Ca kurzgeschlossen, wodurch sich
die in Abb. 9.13 gezeigte Anordnung ergibt. Für Re;k erhalten wir direkt aus der Schaltung
die Beziehung
 
1
Re;k D Re C .RS ==Rein0 / D Re C RS ==
gm
RS
D Re C
1 C gm RS
D 248 ; (9.78)

Abb. 9.13 Schaltung zur Be- Re,k

stimmung des Widerstandes
Re;k an den Klemmen der Ka-
gmuGS
pazität Ce
Re RS uGS RD//Ra

Rein'
9.5 Gateschaltung 179

Abb. 9.14 Schaltung zur Be- Ra,k

stimmung des Widerstandes
Ra;k an den Klemmen der Ka-
gmuGS
pazität Ca

RS//Re uGS RD Ra

Raus'

wobei Rein0 dem Eingangswiderstand der Gateschaltung Rein0 D 1=gm entspricht, der
gemäß (7.47) bereits in Abschn. 7.3 bestimmt wurde.
Zur Bestimmung von Ra;k wird entsprechend Ca entfernt und Ce kurzgeschlossen,
so dass sich die in Abb. 9.14 dargestellte Anordnung ergibt. Dabei entspricht Raus0
dem Ausgangswiderstand der Gateschaltung. Da r0 gemäß Aufgabenstellung vernach-
lässigt wird, geht Raus0 gegen unendlich, denn aus uGS D gm uGS .RS jjRe / bzw.
uGS Œ1 C gm .RS jjRe / D 0 folgt uGS D 0 und gm uGS D 0. Somit ergibt sich für
Ra;k die Beziehung

Ra;k D RD C Ra
D 104 k : (9.79)

Mit Hilfe von (9.18) erhalten wir schließlich die Abschätzung für die untere Grenzfre-
quenz

X
n
1 1 1
!L  D C
i D1
Ri;k Ci Re;k Ce Ra;k Ca
D 50 rad s1 ¶ 8 Hz : (9.80)

Lösung zu c. Abschätzung der oberen Grenzfrequenz

Die obere Grenzfrequenz kann mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehr-
buch, Abschn. 9.4.2) abgeschätzt werden. Zur Konstruktion der hierfür erforderlichen
Ersatzschaltung für hohe Frequenzen wird wieder von der in Abb. 9.9 gezeigten Schal-
tung ausgegangen. Da die Koppelkondensatoren Ce und Ca bei hohen Frequenzen sehr 9.4.2
niederohmig sind, können diese Kapazitäten durch Kurzschlüsse ersetzt werden. Die pa-
rasitären Kapazitäten des MOSFET sind jedoch in der Schaltung zu berücksichtigen, weil
durch sie die obere Grenzfrequenz der Schaltung festgelegt wird. Es ergibt sich somit die
in Abb. 9.15 dargestellte Ersatzschaltung für hohe Frequenzen.
In der Ersatzschaltung für hohe Frequenzen (Abb. 9.15) werden nun nacheinander die
Kapazitäten Ci entfernt und der jeweilige Widerstand Ri;l an den offenen Klemmen be-
stimmt, während die anderen Kapazitäten durch Leerläufe ersetzt werden.
180 9 Frequenzverhalten analoger Schaltungen

Re
gmuGS

ue RS uGS CGS CGD RD//Ra ua

Abb. 9.15 Kleinsignalersatzschaltbild für hohe Frequenzen der Verstärkerschaltung nach Abb. 9.8
Abb. 9.16 Schaltung zur Be-
stimmung des Widerstandes ix gmuGS
RGS;l an den Klemmen der
Kapazität CGS RS//Re ux uGS RD//Ra

RGS,l

Zur Bestimmung von RGS;l wird CGS entfernt und CGD durch einen Leerlauf ersetzt,
wodurch sich die in Abb. 9.16 gezeigte Anordnung ergibt. Mit ux D uGS erhalten wir

ux D .ix C gm uGS /.RS ==Re / D .ix  gm ux /.RS ==Re / : (9.81)

Auflösen nach ux ergibt

ux .1 C gm .RS ==Re // D ix .RS ==Re / : (9.82)

Für den Widerstand RGS;l erhalten wir somit

ux .RS ==Re /
RGS;l D D
ix .1 C gm .RS ==Re //
 40 : (9.83)

Zur Bestimmung von RGD;l wird CGD entfernt und CGS durch einen Leerlauf ersetzt, was
auf die Schaltung nach Abb. 9.17 führt. Auch hier gilt wieder, dass Raus0 gegen unendlich
geht. Für RGD;l folgt damit direkt aus der Schaltung
RGD;l D RD ==Ra
D 3;75 k : (9.84)
Mit Hilfe von (9.19) erhalten wir schließlich die Abschätzung für die obere Grenzfrequenz
1 1
!H  D
P
n
RGS;l CGS C RGD;l CGD
Ri;l Ci
i D1

D 2;6  109 rad s1 D

O 414 MHz : (9.85)
9.5 Gateschaltung 181

Abb. 9.17 Schaltung zur Be-

stimmung des Widerstandes gmuGS
RGD;l an den Klemmen der
Kapazität CGD RS//Re uGS RD//Ra

Raus' RGD,l

PSpice: 9_Gateschaltung

Vergleicht man die Resultate der Berechnungen mit den Ergebnissen der PSpice-Simula-
tion (A0 D 22;6 dB, fL D 6;5 Hz, fH D 450 MHz), so zeigt sich eine zufriedenstellende
bis gute Übereinstimmung. Die Abweichungen sind dadurch zu erklären, dass bei der Si-
mulation ein komplexeres MOSFET-Modell verwendet wurde als bei der Berechnung. In
diesem Zusammenhang ist insbesondere der Ausgangswiderstand r0 des MOSFET zu er-
wähnen, der bei der Simulation berücksichtigt, bei der Berechnung jedoch vernachlässigt
wurde.

Lösung zu d. Verstärkungs-Bandbreite-Produkt
Wegen !H  !L gilt für die Bandbreite B des Verstärkers

B D !H  !L  !H
D 2;6  109 rad s1 : (9.86)

Das Verstärkungs-Bandbreite-Produkt A0 B ist somit in guter Näherung gleich dem Pro-

dukt aus der Verstärkung A0 und der oberen Grenzfrequenz !H , d. h.

A0 B  A0 !H D 14;5  2;6  109 rad s1

D 38  109 rad s1 : (9.87)

Ein Vergleich mit den Ergebnissen aus Abschn. 9.4 zeigt, dass das Produkt A0 !H bei der
Gate-Schaltung mehr als zwei Zehnerpotenzen größer ist als bei der Source-Schaltung.
Der Grund hierfür ist, dass bei der Gate-Schaltung der Miller-Effekt (vgl. Lehrbuch,
Abschn. 9.3.2) nicht auftritt, welcher bei der Source-Schaltung zu einer Verringerung der
oberen Grenzfrequenz führt. 9.3.2
Rückkopplung in Verstärkern
10

10.1 Formelsammlung

Ideale Rückkopplungsgleichung
a
AD (10.1)
1 C ak
Schwingbedingung
ak D 1 (10.2)

Serien-Parallel-Rückkopplung
Eingangsimpedanz
Rein D Rein
a
.1 C ak/ (10.3)
Ausgangsimpedanz
a
Raus
Raus D (10.4)
1 C ak

Parallel-Parallel-Rückkopplung
Eingangsimpedanz
a
Rein
Rein D (10.5)
1 C ak
Ausgangsimpedanz
a
Raus
Raus D (10.6)
1 C ak

Parallel-Serien-Rückkopplung
Eingangsimpedanz
a
Rein
Rein D (10.7)
1 C ak
Ausgangsimpedanz
Raus D Raus
a
.1 C ak/ (10.8)

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 183
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
 184 10 Rückkopplung in Verstärkern

Serien-Serien-Rückkopplung
Eingangsimpedanz
Rein D Rein
a
.1 C ak/ (10.9)
Ausgangsimpedanz
Raus D Raus
a
.1 C ak/ (10.10)

10.2 Serien-Parallel-Rückkopplung

Aufgabenstellung
Gegeben sei eine Verstärkerschaltung mit einer durch ein Widerstandsnetzwerk rea-
lisierten Serien-Parallel-Rückkopplung. Der nicht rückgekoppelte Verstärker habe
eine Verstärkung von 80 dB. Sein Eingangswiderstand betrage 50 k und der Aus-
gangswiderstand sei 1 k .

a. Wie groß kann der Eingangswiderstand der rückgekoppelten Schaltung maximal

werden?
b. Bestimmen Sie den minimal möglichen Wert des Ausgangswiderstandes.
c. Wie groß ist die Verstärkung der rückgekoppelten Schaltung im Fall a. und b.?

Lösung zu a. Maximalwert des Eingangswiderstandes

Die Verstärkung des nicht rückgekoppelten Verstärkers beträgt
80 dB
a D 10. 20 / D 104 : (10.11)

Für den Eingangswiderstand der rückgekoppelten Schaltung gilt gemäß (10.3)

10.2 Rein D Rein

a
.1 C ak/ D 50 k 1 C 104 k (10.12)

Da der Rückkopplungsfaktor k bei einem rein ohmschen Rückkopplungsnetzwerk im Be-

reich 0 k 1 liegt, ergibt sich für k D 1 der Maximalwert

Rein;max  500 M : (10.13)

PSpice: 10_Rueckkopplung_I_Rein

Lösung zu b. Minimalwert des Ausgangswiderstandes

Für den Ausgangswiderstand der rückgekoppelten Schaltung gilt gemäß (10.4)
a
Raus 1k
Raus D D : (10.14)
1 C ak 1 C 104 k
10.3 Spannungsverstärker 185

Für k D 1 erhält man den minimal möglichen Wert des Ausgangswiderstandes

Raus;min  0;1 : (10.15)

Durch die Serien-Parallel-Rückkopplung lässt sich der Eingangswiderstand also deutlich

erhöhen und der Ausgangswiderstand deutlich verringern. Diese Art von Rückkopplung
eignet sich demnach für den Entwurf von Spannungsverstärkern.

PSpice: 10_Rueckkopplung_I_Raus

Lösung zu c. Verstärkung der rückgekoppelten Schaltung

Die Verstärkung der rückgekoppelten Schaltung ergibt sich aus (10.1). Mit a D 104 und
k D 1 erhalten wir
a
AD 1: (10.16)
1 C ak
Mit zunehmendem Rückkopplungsfaktor sinkt die Verstärkung also immer weiter ab. Für
den Fall k D 1 sinkt die Verstärkung dann schließlich auf den Wert eins, da das Aus-
gangssignal in vollem Umfang auf den Eingang der Schaltung zurückgeführt wird.

PSpice: 10_Rueckkopplung_I_A

10.3 Spannungsverstärker

Aufgabenstellung
Gegeben sei das in Abb. 10.1 gezeigte Wechselstromersatzschaltbild einer rückge-
koppelten Verstärkerschaltung mit R1 D 1 k und R2 D 9 k . Der Differenzver-
stärker habe die Verstärkung a D 500, den Eingangswiderstand Rein
a
D 25 k und
den Ausgangswiderstand Raus D 1 k . Für den Bipolartransistor gelte: ˇN D 100
a

und r D 10 k . Der Ausgangswiderstand r0 des Transistors kann vernachlässigt

werden.

Abb. 10.1 Wechselstrom- +

ersatzschaltbild einer U1
Verstärkerschaltung -a
U2
R2
R1
 186 10 Rückkopplung in Verstärkern

a. Zeichnen Sie das Wechselstromersatzschaltbild nach Abb. 10.1 so um, dass das
Verstärker- und das Rückkopplungsnetzwerk erkennbar sind. Welche Rückkopp-
lungsart liegt vor? Handelt es sich um eine ideale oder eine reale Rückkopplung?
b. Bestimmen Sie die Netzwerkparameter des Rückkopplungsnetzwerkes in einer
für die vorliegende Rückkopplungsart zweckmäßigen Darstellungsform.
c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung, indem Sie den
Differenzverstärker und den Bipolartransistor jeweils durch ein geeignetes Er-
satzschaltbild ersetzen.
d. Verschieben Sie die Netzwerkelemente des Rückkopplungsnetzwerkes so, dass
sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 10.2.2) mit idealer
Rückkopplung ergibt.
e. Berechnen Sie die Verstärkung a der erweiterten Schaltung.
f. Berechnen Sie die Gesamtverstärkung A der rückgekoppelten Schaltung.
 
g. Bestimmen Sie den Eingangswiderstand Rein und den Ausgangswiderstand Raus
der erweiterten Schaltung.
h. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswiderstand Raus
der rückgekoppelten Schaltung.

Lösung zu a. Umzeichnen des Wechselstromersatzschaltbildes

Zeichnet man das Wechselstromersatzschaltbild nach Abb. 10.1 in geeigneter Weise um,
so werden das Verstärker- und das Rückkopplungsnetzwerk erkennbar (Abb. 10.2), wobei
es sich um eine Serien-Parallel-Rückkopplung handelt. Da das Rückkopplungsnetzwerk
den Verstärker belastet und es zudem Signale nicht nur von der Last in Richtung Quelle,
10.2 sondern auch in umgekehrter Richtung überträgt, handelt es sich um eine reale Rückkopp-
lung.

Abb. 10.2 Durch Umzeichnen Verstärker

des Wechselstromersatzschalt-
bildes nach Abb. 10.1 werden +
das Verstärker- und das Rück- a

kopplungsnetzwerk erkennbar
U1 -a U2

U1 Rückkopplungsnetzwerk

R2
k
U1 R1
10.3 Spannungsverstärker 187

i1 i 1= 0 i2

R2 R2 R2
u1 R1 u1 R1 u2 u1 R1 u2

Abb. 10.3 Schaltungen zur Bestimmung der h-Parameter h11 (links), h22 (Mitte) und h12 (rechts)

Lösung zu b. Netzwerkparameter des Rückkopplungsnetzwerkes

Bei der Serien-Parallel-Rückkopplung wird das Rückkopplungsnetzwerk zweckmäßiger-
weise durch eine äquivalente Darstellung mit h-Parametern ersetzt. Mit Hilfe von
Abb. 10.3 werden die einzelnen h-Parameter (vgl. Lehrbuch, Abschn. A.3.2) des Rück-
kopplungsnetzwerkes bestimmt.
Nach Abb. 10.3, links, ergibt sich der Eingangswiderstand h11 des Rückkopplungsnetz-
werkes zu A.3.2
ˇ
u1 ˇˇ
h11 D D R1 ==R2
i1 ˇu2 D0
D 900 : (10.17)

Für den Ausgangsleitwert h22 des Rückkopplungsnetzwerkes erhalten wir mit Abb. 10.3,
Mitte,
ˇ
i2 ˇˇ 1
h22 D ˇ D
u2 i1 D0 R1 C R2
D 0;1 mS : (10.18)

Der Rückkopplungsfaktor bestimmt sich nach Abb. 10.3, rechts, zu

ˇ
u1 ˇˇ R1
k D h12 D ˇ D
u2 i1 D0 R1 C R2
D 0;1 : (10.19)

Die Verstärkung h21 des Rückkopplungsnetzwerkes in Richtung von der Quelle zur Last
kann vernachlässigt werden, weil sie in praktisch allen Fällen viel kleiner ist als die ent-
sprechende Verstärkung des Verstärkernetzwerkes.

Lösung zu c. Kleinsignalersatzschaltbild
Für den Bipolartransistor wird das in Abb. 3.10 gezeigte Kleinsignalersatzschaltbild ver-
wendet, wobei die parasitären Kapazitäten CBE und CBC und gemäß Aufgabenstellung
auch der Ausgangswiderstand r0 vernachlässigt werden können. Der Differenzverstärker
lässt sich durch eine einfache Ersatzschaltung, bestehend aus einer gesteuerten Span-
a a
nungsquelle und entsprechendem Eingangs- und Ausgangswiderstand, Rein bzw. Raus ,
 188 10 Rückkopplung in Verstärkern

Verstärker
a
Raus iB rπ

gmuBE
a uBE
u1a a
Rein a. u1 = βNiB u2

Differenzverstärker Bipolartransistor
u1

Rückkopplungsnetzwerk

h 11
u1k h 12 u2 h 22 u2

Abb. 10.4 Kleinsignalersatzschaltbild der Schaltung nach Abb. 10.2

darstellen. Somit ergibt sich das in Abb. 10.4 gezeigte Kleinsignalersatzschaltbild, wo-
bei das Rückkopplungsnetzwerk zweckmäßigerweise in die Darstellung mit h-Parametern
umgewandelt wurde.

Lösung zu d. Verschieben der Netzwerkelemente

Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit h-Parametern können wir
die Schaltung nach Abb. 10.4 umzeichnen, indem wir die Netzwerkelemente h11 und h22
entlang der Leitungen verschieben und mit dem Verstärkernetzwerk zu einer erweiterten
Schaltung zusammenfassen (Abb. 10.5).
10.2.2 Bei der so entstandenen Schaltung handelt es sich um eine Anordnung mit idealer
Rückkopplung, wenn wir statt des Verstärkernetzwerkes die erweiterte Schaltung betrach-
ten. Es können daher die Beziehungen (10.1), (10.3) und (10.4) angewendet werden, wenn
anstelle der in den Gleichungen verwendeten Größen a, Reina a
und Raus die Verstärkung a ,
 
der Eingangswiderstand Rein und der Ausgangswiderstand Raus der erweiterten Schaltung
verwendet werden.

Lösung zu e. Verstärkung der erweiterten Schaltung

Die Verstärkung a D u2 =u1 der erweiterten Schaltung können wir direkt mit Hilfe von
Abb. 10.5 ermitteln. Wegen ic D gm uBE D ˇN iB erhalten wir für die Ausgangsspannung

1
u2 D iB .1 C ˇN / (10.20)
h22
10.3 Spannungsverstärker 189

erweiterte Schaltung. a* = u2 / u1*

a
Raus iB rπ

gmuBE
uBE
u*1 u1a a
Rein a. u1a = β Ni B h 22 u2
h 11

u1
R*ein R*aus
ideale Rückkopplung

h 12 u2 u2

Abb. 10.5 Nach dem Verschieben der Netzwerkelemente h11 und h22 erhält man aus der Schaltung
nach Abb. 10.4 eine Schaltung mit idealer Rückkopplung

mit dem Basisstrom

aua1  u2
iB D a Cr
: (10.21)
Raus 

Für die Spannung ua1 gilt

a
Rein
ua1 D u1 : (10.22)
a
Rein C h11
Setzt man (10.21) in (10.20) ein, so erhält man nach einigen Umformungen

1 C ˇN
u2 D aua1 : (10.23)
1 C ˇN C h22 .Raus
a Cr /


Durch Einsetzen von (10.22) in (10.23) erhalten wir schließlich die gesuchte Verstärkung
der erweiterten Schaltung

u2 a
Rein 1 C ˇN
a D  D a
u1 Rein C h11 1 C ˇN C h22 .Raus
a a Cr /


D 500  0;965  0;989

D 477 : (10.24)

Lösung zu f. Gesamtverstärkung der rückgekoppelten Schaltung

Die Gesamtverstärkung A D u2 =u1 der rückgekoppelten Schaltung lässt sich mit Hilfe
von (10.1) berechnen, wenn anstelle der Größe a die Größe a der erweiterten Schaltung
190 10 Rückkopplung in Verstärkern

Abb. 10.6 Anordnung zur a

Raus rπ iB A ix
Bestimmung des Ausgangswi-
 gmuBE
derstandes Raus der erweiterten
uBE
Schaltung = β Ni B h 22 ux

*
Raus

verwendet wird. Mit dem Rückkopplungsfaktor k D h12 D 0;1 ergibt sich

a
AD
1 C a k
D 9;8 : (10.25)

PSpice: 10_Rueckkopplung_II_A

Lösung zu g. Ein- und Ausgangswiderstand der erw. Schaltung


Der Eingangswiderstand Rein der erweiterten Schaltung kann direkt aus Abb. 10.5 abge-
lesen werden. Wir erhalten


Rein D Rein
a
C h11
D 25;9 k : (10.26)


Zur Bestimmung des Ausgangswiderstandes Raus der erweiterten Schaltung wird eine
Testquelle ux an den Ausgang angeschlossen, da sich das Ergebnis nicht direkt aus der
Schaltung ablesen lässt. Gleichzeitig setzen wir die Spannung u1 zu null, wodurch die
Spannung aua1 ebenfalls gleich null wird (Abb. 10.6).
Die Summe der in den Schaltungsknoten A hinein fließenden Ströme ist gleich null,
d. h.
iB .1 C ˇN /  ux h22 C ix D 0 : (10.27)
Setzen wir den Ausdruck
ux
iB D  a Cr
(10.28)
Raus 

in (10.27) ein, so ergibt sich

 
1 C ˇN
ux h22 C a D ix (10.29)
Raus C r
10.4 Transimpedanzverstärker 191

und somit schließlich der gesuchte Ausgangswiderstand

 ux 1
Raus D D
ix h22 C R1Cˇ N
a Cr

aus

D 108 : (10.30)

Lösung zu h. Ein- und Ausgangswiderstand der Gesamtschaltung

Der Eingangswiderstand der rückgekoppelten Schaltung lässt sich mit Hilfe von (10.3)
a
berechnen, wenn anstelle der Größen a und Rein die Größen a und Rein

der erweiterten
Schaltung verwendet werden. Es ergibt sich


Rein D Rein .1 C a k/
D 1;26 M : (10.31)

PSpice: 10_Rueckkopplung_II_Rein

Entsprechend erhalten wir mittels (10.4) für den Ausgangswiderstand der rückgekoppel-
ten Schaltung

Raus
Raus D
1 C a k
D 2;2 : (10.32)

PSpice: 10_Rueckkopplung_II_Raus

10.4 Transimpedanzverstärker

Aufgabenstellung
Es soll der in Abb. 10.7 gezeigte, rückgekoppelte Verstärker untersucht werden.
Dabei handelt es sich um die in Abschn. 7.2, Teilaufgabe f. betrachtete Schaltung,
bei der zur Vereinfachung der Stromspiegel T3 , T4 durch eine Stromquelle I und den
Widerstand r0;4 ersetzt wurde. Es sei Re D 1 k , R2 D 39 k , R3 D 62 k , R4 D
10 k und r0;4 D 120 k . Der Transistor T1 habe folgende Kleinsignalparameter
im Arbeitspunkt: gm D 38;5 mS, r D 4;4 k und r0 D 80 k .
 192 10 Rückkopplung in Verstärkern

UB

r0,4
I
R3 C∞

Re C∞
T1
R2 U2
Ue U1 R4

Rein Raus

Abb. 10.7 Verstärkerstufe aus Abschn. 7.2, Teilaufgabe f. Der in der ursprünglichen Schal-
tung (Abb. 7.6) vorhandene Stromspiegel im Kollektorkreis von T1 wurde durch die
Stromquelle I und den Widerstand r0;4 ersetzt

a. Zeichnen Sie das Wechselstromersatzschaltbild der in Abb. 10.7 gezeigten Ver-

stärkerstufe so, dass das Verstärker- und das Rückkopplungsnetzwerk erkennbar
sind. Welche Rückkopplungsart liegt vor?
b. Bestimmen Sie die Netzwerkparameter des Rückkopplungsnetzwerkes in einer
für die vorliegende Rückkopplungsart zweckmäßigen Darstellungsform.
c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung.
d. Verschieben Sie die Netzwerkelemente im Kleinsignalersatzschaltbild so, dass
sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 10.3.2) mit idealer
Rückkopplung ergibt.
e. Berechnen Sie die Verstärkung a der erweiterten Schaltung.
f. Berechnen Sie die Gesamtverstärkung A der rückgekoppelten Schaltung.
g. Bestimmen Sie den Eingangswiderstand Rein der Gesamtschaltung.
h. Berechnen Sie den Ausgangswiderstand Raus der Gesamtschaltung.
i. Bestimmen Sie die Spannungsverstärkung Au D u2 =u1 .

Lösung zu a. Wechselstromersatzschaltbild
Das Wechselstromersatzschaltbild (Abb. 10.8) der Verstärkerstufe erhalten wir, indem in
Abb. 10.7 die Kapazitäten C1 sowie die Gleichspannungsquelle UB durch einen Kurz-
schluss und die Stromquelle I durch einen Leerlauf ersetzt wird. Aus der sich ergebenden
10.3 Schaltung ist zu erkennen, dass es sich um eine Parallel-Parallel-Rückkopplung handelt,
wobei der Widerstand R3 das Rückkopplungsnetzwerk der Schaltung bildet.
10.4 Transimpedanzverstärker 193

Verstärker

Re
T1
ue r0,4 R2 u2
u1 R4

Rückkopplungsnetzwerk

R3

Abb. 10.8 Wechselstromersatzschaltbild der Schaltung nach Abb. 10.7

Lösung zu b. Netzwerkparameter des Rückkopplungsnetzwerkes

Da eine Parallel-Parallel-Rückkopplung vorliegt, verwenden wir zur Darstellung des
Rückkopplungsnetzwerkes y-Parameter. Aus den entsprechenden Beziehungen (vgl.
Lehrbuch, Abschn. A.3.3) ergeben sich die in Abb. 10.9 gezeigten Schaltungen zur
Bestimmung der einzelnen Parameter.
Mit Abb. 10.9, links, erhalten wir für den Eingangsleitwert y11
ˇ A.3.3
i1 ˇˇ
y11 D
u1 ˇu2 D0
1
D : (10.33)
R3

Der Ausgangsleitwert y22 wird mit Abb. 10.9, Mitte

ˇ
i2 ˇˇ
y22 D
u2 ˇu1 D0
1
D (10.34)
R3

i1 R3 R3 i2 i1 R3

u1 u2 u2

Abb. 10.9 Schaltungen zur Bestimmung der y-Parameter y11 (links), y22 (Mitte) und y12 (rechts)
 194 10 Rückkopplung in Verstärkern

Verstärker

i1 gmuBE
Re u1 R4 rπ uBE r0 r0,4 R2 u2

Rein' Rein Bipolartransistor T1 Raus Raus'

Rückkopplungsnetzwerk

y11 u2 y22
y12 . u2

Abb. 10.10 Kleinsignalersatzschaltbild der Schaltung nach Abb. 10.7

und der Rückkopplungsfaktor wird nach Abb. 10.9, rechts

ˇ
i1 ˇˇ
k D y12 D
u2 ˇu1 D0
1
D : (10.35)
R3

Die Vorwärtsverstärkung y21 des Rückkopplungsnetzwerkes kann vernachlässigt werden,

weil sie viel kleiner ist als die entsprechende Vorwärtsverstärkung des Verstärkernetzwer-
kes.
10.3.2
Lösung zu c. Kleinsignalersatzschaltbild
Das Kleinsignalersatzschaltbild (Abb. 10.10) der Verstärkerstufe erhalten wir, indem wir
den Bipolartransistor T1 durch dessen Kleinsignalersatzschaltung (vgl. Abb. 3.10) erset-
zen, wobei hier die parasitären Kapazitäten CBE und CBC vernachlässigt werden kön-
nen. Das Rückkopplungsnetzwerk wurde dabei in die entsprechende Darstellung mit y-
Parametern umgewandelt. Weiterhin wurde die Eingangssignalquelle ue in die äquivalente
Stromquelle
ue
i1 D (10.36)
Re
umgewandelt, um die Berechnung der Parallel-Parallel-Gegenkopplung in Analogie zu
dem Lehrbuch, Abschn. 10.3, durchführen zu können.

Lösung zu d. Verschieben der Netzwerkelemente

Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit y-Parametern können wir
die Schaltung nach Abb. 10.10 umzeichnen, indem wir den Quell- und den Lastwiderstand
10.4 Transimpedanzverstärker 195

erweiterte Schaltung. a* = u2 / i1*

i1*
i1 gmuBE

Re y11 R4 rπ uBE r0 r0,4 y22 R2 u2

Rein' *
Rein R*aus Raus'
ideale Rückkopplung

u2
y12 . u2

Abb. 10.11 Nach dem Verschieben der Netzwerkelemente Re , R2 , y11 und y22 erhält man aus der
Schaltung nach Abb. 10.10 eine Schaltung mit idealer Rückkopplung

Re und R2 sowie die Netzwerkelemente y11 und y22 entlang der Leitungen verschie-
ben und mit dem Verstärkernetzwerk zu einer erweiterten Schaltung zusammenfassen
(Abb. 10.11). 10.3.2
Bei der so entstandenen Schaltung handelt es sich wieder um eine Anordnung mit
idealer Rückkopplung, wenn statt des Verstärkernetzwerkes die erweiterte Schaltung be-
trachtet wird. Es können daher die Beziehungen (10.1), (10.5) und (10.6) angewendet
a a
werden, wenn anstelle der in den Gleichungen verwendeten Größen a, Rein und Raus die
  
Verstärkung a , der Eingangswiderstand Rein und der Ausgangswiderstand Raus der er-
weiterten Schaltung verwendet werden.

Lösung zu e. Verstärkung der erweiterten Schaltung

Die Verstärkung a D u2 =i1 der erweiterten Schaltung wird mit Hilfe von Abb. 10.11
ermittelt. Für die Ausgangsspannung u2 erhalten wir mit y22 D 1=R3
 
1
u2 D gm uBE r0 ==r0;4 == ==R2
y22
D gm uBE .r0 ==r0;4 ==R3 ==R2 / : (10.37)

Für die Spannung uBE ergibt sich mit y11 D 1=R3

 
 1
uBE D i1 Re == ==R4 ==r
y11
D i1 .Re ==R3 ==R4 ==r / : (10.38)
 196 10 Rückkopplung in Verstärkern

Aus (10.37) und (10.38) erhalten wir schließlich für die Verstärkung a der erweiterten
Schaltung das Resultat
u2
a D D gm .Re ==R3 ==R4 ==r / .r0 ==r0;4 ==R3 ==R2 /
i1
D 38;5 mS  744  16 k
1
D 458  10 V A
3
: (10.39)

Lösung zu f. Gesamtverstärkung der rückgekoppelten Schaltung

Die Gesamtverstärkung A D u2 =i1 der rückgekoppelten Schaltung lässt sich mit Hilfe
von (10.1) berechnen, wenn anstelle der Größe a die Größe a der erweiterten Schaltung
verwendet wird. Mit dem Rückkopplungsfaktor k D y12 D 1=R3 D 16;13 S ergibt
sich
a
AD
1 C a k
D 54;6  103 V A1 : (10.40)

Lösung zu g. Eingangswiderstand

Für den Eingangswiderstand Rein der erweiterten Schaltung erhalten wir direkt aus
Abb. 10.11

 1
Rein D Re == ==R4 ==r D Re ==R3 ==R4 ==r D 744 : (10.41)
y11

Der Widerstand Rein0 lässt sich mit Hilfe von (10.5) berechnen, wenn anstelle der Größen
a und Reina
die Größen a und Rein 
der erweiterten Schaltung verwendet werden. Dies
10.3.2 führt auf 
Rein
Rein0 D D 88;8 : (10.42)
1 C a k
Abb. 10.10 kann entnommen werden, dass der Widerstand Rein0 und der gesuchte Ein-
gangswiderstand Rein über die Beziehung

Rein0 D Re ==Rein (10.43)

verknüpft sind. Durch Umstellen erhalten wir schließlich für den Eingangswiderstand der
rückgekoppelten Schaltung das Ergebnis
1
Rein D 1
Rein 0
 1
Re

D 97 : (10.44)

PSpice: 10_Rueckkopplung_III_Rein
10.4 Transimpedanzverstärker 197

Lösung zu h. Ausgangswiderstand

Der Ausgangswiderstand Raus der erweiterten Schaltung kann in dem vorliegenden Fall
direkt der Schaltung nach Abb. 10.11 entnommen werden, da bei der Bestimmung des
Widerstandes die Signalquelle i1 auf null gesetzt wird. Dies hat zur Folge, dass auch uBE
zu null wird und damit die gesteuerte Quelle gm uBE keinen Strom liefert. Damit erhalten
wir
 1
Raus D r0 ==r0;4 == ==R2 D r0 ==r0;4 ==R3 ==R2 D 16 k : (10.45)
y22
Der Widerstand Raus0 lässt sich dann mit Hilfe von (10.6) berechnen, wenn wir anstelle
a
der Größen a und Raus die Größen a und Raus

der erweiterten Schaltung verwenden, d. h.

Raus
Raus0 D D 1;9 k : (10.46)
1 C a k
Abb. 10.10 kann entnommen werden, dass der Widerstand Raus0 und der gesuchte Aus-
gangswiderstand Raus über
Raus0 D R2 ==Raus (10.47)
in Beziehung stehen. Durch Umstellen erhalten wir schließlich für den Ausgangswider-
stand der rückgekoppelten Schaltung

1
Raus D 1
Raus 0
 1
R2

D 2k : (10.48)

PSpice: 10_Rueckkopplung_III_Raus

Lösung zu i. Spannungsverstärkung
Abb. 10.10 kann entnommen werden, dass zwischen der Spannung und dem Strom im
Eingangskreis der Schaltung die Beziehung

u1 D i1 Rein0 D i1 .Re ==Rein / (10.49)

gilt. Mit (10.49) und der Verstärkung A D u2 =i1 der rückgekoppelten Schaltung erhalten
wir schließlich für die Spannungsverstärkung

u2 u2 A 54;6  103 V A1

Au D D D D
u1 i1 .Re ==Rein / Re ==Rein 1 k ==97
D 615 : (10.50)

PSpice: 10_Rueckkopplung_III_Au
 198 10 Rückkopplung in Verstärkern

10.5 Stabilität

Aufgabenstellung
Gegeben sei ein Operationsverstärker mit einer Verstärkung von a0 D 5  103 und
einer einzigen Polstelle bei p1 D 104 rad s1 . Der OP werde in einer rückgekop-
pelten Anordnung betrieben. Das frequenzabhängige Rückkopplungsnetzwerk habe
die Verstärkung k0 und eine doppelte Polstelle ebenfalls bei p1 .

a. Bestimmen Sie die Schleifenverstärkung der Anordnung.

b. Die Schaltung ist nun auf Stabilität hin zu untersuchen. Berechnen Sie dazu aus
der Schleifenverstärkung zunächst die Frequenz !180ı , bei welcher die Phase '
der Schleifenverstärkung den Wert 180° annimmt.
c. Bei welchem Rückkopplungsfaktor k0 wird der Betrag der Schleifenverstärkung
bei der in b. bestimmten Frequenz größer als eins, so dass die Schaltung instabil
wird?

Lösung zu a. Schleifenverstärkung
Die Übertragungsfunktion a.j!/ des Operationsverstärkers ergibt sich aus der Aufgaben-
stellung. Mit
!1 D jp1 j (10.51)
erhalten wir
1
a.j!/ D a0 : (10.52)
1 C j !!1

Für die Übertragungsfunktion k.j!/ des Rückkopplungsnetzwerkes gilt

1
k.j!/ D k0  2
: (10.53)
1 C j !!1

Somit ergibt sich für die Schleifenverstärkung der Anordnung

1
10.6.3 a.j!/k.j!/ D a0 k0  3
: (10.54)
1 C j !!1

Lösung zu b. Frequenz für ' D 180ı

Gleichung (10.54) beschreibt formal das Übertragungsverhalten von drei hintereinander
geschalteten Tiefpässen erster Ordnung mit der Grenzfrequenz !1 . Gemäß (9.13) bewirkt
jeder einzelne dieser Tiefpässe eine Phasenverschiebung von
9.1.1  
!
'T .!/ D arctan  ; (10.55)
!1
10.5 Stabilität 199

so dass sich für die Schleifenverstärkung insgesamt eine Phasenverschiebung von

 
!
'.!/ D 3 arctan  (10.56)
!1
ergibt. Bei der Frequenz !180ı beträgt die Phasenverschiebung der Schleifenverstärkung
'.!/ D 180ı . Da Tiefpässe jedoch gemäß (9.13) stets eine negative Phasenverschiebung
bewirken, ist in (10.56) korrekterweise '.!/ D 180ı zu setzen, d. h.
 
ı !180ı
 180 D 3 arctan  (10.57)
!1
Umstellen nach !180ı ergibt
!180ı D  tan.60ı / !1
p
D 3 !1 : (10.58)

Lösung zu c. Schwingbedingung
Aus der Schwingbedingung (10.2) folgt, dass die Schaltung schwingt, wenn die Schlei-
fenverstärkung a.j!/k.j!/ eine Phasendrehung von 180° aufweist und gleichzeitig der
Betrag der Schleifenverstärkung größer oder gleich eins ist. Aus (10.54) erhalten wir für
den Betrag der Schleifenverstärkung 10.6.2
a0 k0 10.7.2
ja.j!/k.j!/j D r !3 : (10.59)
 2
1 C !!1

Für ! D !180ı ergibt sich mit (10.58)

a0 k0 a0 k0 a0 k0
ja.j!/k.j!/j D r !3 D r ! D : (10.60)
 2 p 2 3 8
1 C !!1801 ı 1C 3

Die rückgekoppelte Schaltung wird instabil, wenn der Betrag der Schleifenverstärkung
bei der Frequenz !180ı größer oder gleich eins ist, d. h. für
a0 k0
1: (10.61)
8
Daraus ergibt sich
8
k0 D 1;6  103 : (10.62)
a0
Sobald also die Verstärkung k0 des Rückkopplungsnetzwerkes größer oder gleich 1;6 
103 ist, wird die Schaltung instabil und beginnt zu schwingen.

PSpice: 10_Stabilitaet
 200 10 Rückkopplung in Verstärkern

10.6 Wien-Brücken-Oszillator

Aufgabenstellung
Gegeben sei die in Abb. 10.12 gezeigte, rückgekoppelte Anordnung, die aus einem
idealen Differenzverstärker mit der Verstärkung v und einem frequenzabhängigen
Rückkopplungsnetzwerk besteht. In dem Lehrbuch, Abschn. 10.6.1 wurde die Über-
tragungsfunktion dieser Schaltung ohne Herleitung wie folgt angegeben:

u2 a.s/
A.s/ D D (10.63)
i1 1 C a.s/k.s/
mit
a.s/ D v ŒZ1 .s/==Z2 .s/ (10.64)

und
1
k.s/ D  : (10.65)
Z2 .s/
Leiten Sie die angegebene Übertragungsfunktion her.

Z2

+
i1
Au= v
u1 Z1 - u2

Abb. 10.12 Rückgekoppelte Anordnung, bestehend aus einem Differenzverstärker mit der
Verstärkung v und einem frequenzabhängigen Rückkopplungsnetzwerk

Lösung
Durch Umzeichnen von Abb. 10.12 erkennt man, dass es sich bei der Schaltung um eine
Anordnung mit Parallel-Parallel-Rückkopplung handelt, die sich in ein Verstärker- und
ein Rückkopplungsnetzwerk zerlegen lässt (Abb. 10.13).
10.3 Da das Rückkopplungsnetzwerk den Verstärker belastet und es zudem Signale nicht nur
von der Last in Richtung Quelle, sondern auch in umgekehrter Richtung überträgt, handelt
es sich um eine reale Rückkopplung. Dies hat zur Folge, dass die für den Fall der idea-
len Rückkopplung abgeleitete Gleichung (10.1) zunächst nicht verwendet werden kann.
Die Schaltung lässt sich jedoch sehr einfach auf eine Schaltung mit idealem Rückkopp-
10.6 Wien-Brücken-Oszillator 201

Verstärker

+
i1
Au= v
u1 Z1 - u2

Rückkopplungsnetzwerk

Z2

Abb. 10.13 Schaltung nach Abb. 10.12 in der Darstellung getrennt nach Verstärker- und Rückkopp-
lungsnetzwerk

Verstärker

+
i1
Au= v
u1 Z1 - u2

Rückkopplungsnetzwerk

y11 u2 y22
y12 . u2

Abb. 10.14 Schaltung nach Abb. 10.13 nach Umwandlung des Rückkopplungsnetzwerkes in die
Darstellung mit y-Parametern

lungsnetzwerk zurückführen. Da es sich um eine Parallel-Parallel-Rückkopplung handelt,

stellen wir das Rückkopplungsnetzwerk in der Form mit y-Parametern (vgl. Lehrbuch,
Abschn. A.3.3) dar, was auf die Schaltung nach Abb. 10.14 führt. Die Vorwärtsverstär-
kung y21 des Rückkopplungsnetzwerkes kann dabei vernachlässigt werden, weil sie viel
kleiner ist als die Vorwärtsverstärkung des Verstärkers. A.3.3
202 10 Rückkopplung in Verstärkern

erweiterte Schaltung. a* = u2 / i1*

i1*
+
i1
Au= v
u1 y11 Z1 - y22 u2

ideale Rückkopplung

u2
y12 . u2

Abb. 10.15 Nach dem Verschieben der Netzwerkelemente y11 und y22 erhält man aus der Schaltung
nach Abb. 10.14 eine Schaltung mit idealer Rückkopplung

Die Bestimmung der y-Parameter des Rückkopplungsnetzwerkes erfolgt in Analogie

zu Abschn. 10.4, Teilaufgabe b. Wir erhalten für den Eingangsleitwert

1
y11 D (10.66)
Z2

und für den Ausgangsleitwert

1
y22 D : (10.67)
Z2
Für den Rückkopplungsfaktor ergibt sich

1
k D y12 D  : (10.68)
Z2

Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit y-Parametern können

wir diese Schaltung umzeichnen, indem wir die Netzwerkelemente y11 und y22 entlang
der Leitungen verschieben und mit dem Verstärkernetzwerk zu einer erweiterten Schal-
tung zusammenfassen (Abb. 10.15).
Bei der so entstandenen Schaltung handelt es sich um eine Schaltung mit idealer Rück-
kopplung, wenn statt des Verstärkernetzwerkes die erweiterte Schaltung betrachtet wird.
Es kann somit die ideale Rückkopplungsgleichung (10.1) angewendet werden, wenn an-
stelle der dort verwendeten Größe a die Übertragungsfunktion der erweiterten Schaltung
u2
a D (10.69)
i1
10.7 Ring-Oszillator 203

verwendet wird. Die Beziehung für a lässt sich dabei direkt aus der Schaltung in
Abb. 10.15 ableiten. Wir erhalten für die Ausgangsspannung die Beziehung
 
1
u2 D v u1 D v i1 Z1 == D v i1 .Z1 ==Z2 / : (10.70)
y11

und daraus die Übertragungsfunktion der erweiterten Schaltung

u2
a D D v .Z1 ==Z2 / : (10.71)
i1

Die Übertragungsfunktion A.s/ der rückgekoppelten Schaltung lässt sich mit Hilfe von
(10.1) berechnen, wenn anstelle der Größe a die Größe a der erweiterten Schaltung ver-
wendet wird. Es ergibt sich
a
A.s/ D (10.72)
1 C a k
mit a gemäß (10.71) und k gemäß (10.68), was zu zeigen war.
Das gleiche Ergebnis lässt sich auch direkt aus der Schaltung durch Anwendung von
Maschen- und Knotengleichungen ermitteln. So erhalten wir aus der Knotengleichung

u1 u1  u2
i1 D C (10.73)
Z1 Z2

und der Beziehung

u2 D vu1 (10.74)
durch Einsetzen und Umstellen den Zusammenhang

u2 vZ1 Z2
D ; (10.75)
i1 Z2 C .1  v/Z1

der ebenfalls mit der in der Aufgabenstellung angegebenen Übertragungsfunktion über-

einstimmt.

10.7 Ring-Oszillator

Aufgabenstellung
Gegeben sei ein so genannter Ringoszillator, der aus einer ungeraden Anzahl, in die-
sem Fall drei, ringförmig hintereinander geschalteter Inverter besteht (Abb. 10.16).
Jeder der Inverter habe die Verstärkung a0 und eine Polstelle bei s D 2 
107 rad s1 . Wie groß muss die Verstärkung a0 sein, damit der Oszillator schwingt?
 204 10 Rückkopplung in Verstärkern

Abb. 10.16 Ringoszillator 1 1 1 xA

Lösung
Die Berechnung erfolgt analog zu Abschn. 10.5, d. h. es wird zunächst die Schleifenver-
stärkung des Oszillators ermittelt. Anschließend wird die Frequenz bestimmt, bei wel-
cher die Phasendrehung der Schleifenverstärkung 180° beträgt. Dann wird mit Hilfe der
Schwingbedingung (10.2) die Verstärkung a0 der einzelnen Inverter berechnet, die not-
wendig ist, damit der Oszillator schwingt.
Die Übertragungsfunktion ai .j!/ der einzelnen Inverter ergibt sich direkt aus der Auf-
gabenstellung. Wir erhalten
1
ai .j!/ D a0 (10.76)
1 C j !!0

mit !0 D 2  107 rad s1 . Das negative Vorzeichen in (10.76) berücksichtigt die durch
die einzelnen Inverter hervorgerufene Vorzeichenumkehr der Signale. Fasst man die drei
Inverter zu einem Verstärkernetzwerk zusammen, so hat dieses die Übertragungsfunktion

a03
a.j!/ D ai3 .j!/ D  3
: (10.77)
1 C j !!0

Da das Ausgangssignal xa in vollem Umfang auf den Eingang der Schaltung zurückge-
führt wird, gilt für den Rückkopplungsfaktor

k D 1 : (10.78)

Das negative Vorzeichen bei dem Rückkopplungsfaktor k kommt dadurch zustande, dass
es sich im vorliegenden Fall um eine Mitkopplung und nicht um eine Gegenkopplung
handelt. Für die Schleifenverstärkung des Ringoszillators erhalten wir damit
10.1.1
a03
a.j!/k D  3
: (10.79)
1Cj !
!0

Dieses Ergebnis entspricht im Prinzip der Schleifenverstärkung nach (10.54) aus Abschn.
10.5. Zur Berechnung der weiteren Ergebnisse können wir daher auf die dort angestellten
Überlegungen verweisen und erhalten entsprechend für den Phasenwinkel der Schleifen-
verstärkung  
!
'.!/ D 3 arctan  : (10.80)
!0
10.7 Ring-Oszillator 205

Die Frequenz !180ı , bei welcher die Phasenverschiebung 180° beträgt, wird damit
p
!180ı D 3 !0 : (10.81)

Aus der Schwingbedingung (10.2) folgt, dass der Oszillator schwingt, wenn die Schleifen-
verstärkung a.j!/k eine Phasendrehung von 180° aufweist und gleichzeitig der Betrag
der Schleifenverstärkung größer oder gleich eins ist. Aus (10.79) erhalten wir für den Be-
trag der Schleifenverstärkung 10.6.2
10.7.2
a03
ja.j!/kj D r !3 : (10.82)
 2
1 C !!0

Für ! D !180ı ergibt sich mit (10.81)

a03 a03 a03

ja.j!/kj D r !3 D r !3 D : (10.83)
 2 p 2 8
!180ı
1C !0
1C 3

Der Oszillator schwingt, wenn der Betrag der Schleifenverstärkung bei der Frequenz !180ı
größer oder gleich eins ist, d. h. für den Fall

a03
1: (10.84)
8

Daraus ergibt sich eine Verstärkung von

a0 2: (10.85)

Sobald also die Verstärkung a0 der einzelnen Inverter größer oder gleich dem Wert 2 ist,
beginnt der Ringoszillator zu schwingen.

PSpice: 10_Oszillator_II
Logikschaltungen
11

11.1 Formelsammlung

Effektives w= l-Verhältnis bei der Reihenschaltung mehrerer MOSFET

1 1 1 1
D C C:::C (11.1)
w= ljeq w= ljT 1 w= ljT 2 w= ljT n

Effektives w= l-Verhältnis bei der Parallelschaltung mehrerer MOSFET

w= ljeq D w= ljT 1 C w= ljT 2 C : : : C w= ljT n (11.2)

Schaltzeiten eines CMOS-Inverters

Anstiegszeit
CL
tr  3 (11.3)
ˇp UB
Abfallzeit
CL
tf  3 (11.4)
ˇn UB

11.2 Entwurf von CMOS-Gattern (I)

Aufgabenstellung
Gegeben sei das in Abb. 11.1 dargestellte CMOS-Gatter mit den Logik-Eingängen
x1 bis x4 , dem invertiert vorliegenden Eingang x5 sowie dem Ausgang y. Der n-
MOS Block der Schaltung bestehe aus den n-Kanal Transistoren T1 bis T5 . Der

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 207
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
208 11 Logikschaltungen

p-MOS Block ist im Rahmen dieser Aufgabe zu entwerfen. Die Eingänge x1 bis x4
und x5 seien sowohl im n-MOS Block als auch im p-MOS Block verfügbar.

UB

Logik-Eingänge
p-MOS Block
x1,x2,x3,x4,x5

x1 T1

x2 T2 x3 T3
n-MOS Block

x4 T4 x5 T5

Abb. 11.1 CMOS-Gatter, bestehend aus je einem Block mit n-Kanal MOSFET und einem
Block mit p-Kanal MOSFET

a. Welche logische Funktion wird durch das Gatter in Abb. 11.1 realisiert?
b. Entwerfen Sie den p-MOS Block der Schaltung.
c. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die Abfall-
zeiten im ungünstigsten Fall denen eines Inverters mit den w= l-Verhältnissen
w= ljeq;n D 2=1 und w= ljeq;p D 4=1 entsprechen.

Lösung zu a. Logische Funktion

Der Ausgang y des in Abb. 11.1 gezeigten CMOS-Gatters geht auf L-Pegel, wenn der
n-MOS Block leitet, d. h. wenn

T1 leitet (x1 auf H-Pegel liegt)

und entweder T2 oder T3 leitet (x2 oder x3 auf H-Pegel liegt)
und entweder T4 oder T5 leitet (x4 oder x5 auf H-Pegel liegt).

Eine Serienschaltung von Transistoren entspricht also einer UND-Verknüpfung und eine
Parallelschaltung von Transistoren einer ODER-Verknüpfung der entsprechenden Ein-
gangssignale. Mit dem in Abb. 11.1 gezeigten n-MOS Block wird also die logische Ver-
11.2 Entwurf von CMOS-Gattern (I) 209

knüpfung
y D x1  .x2 C x3 /  .x4 C x5 / (11.5)
realisiert, was nach Invertierung auf die Funktion

y D x1  .x2 C x3 /  .x4 C x5 / (11.6)

führt.

Lösung zu b. Entwurf des p-MOS Blocks

Um die Funktion (11.6) mit einem CMOS-Gatter zu realisieren, muss der entsprechende
p-MOS Block genau dann leiten, d. h. der Ausgang y der Schaltung auf H-Pegel gehen,
wenn der n-MOS Block sperrt. Da auch für den p-MOS Block gilt, dass eine Parallelschal-
tung von Transistoren einer ODER- und eine Serienschaltung einer UND-Verknüpfung
entspricht, bringen wir daher (11.6) in eine Form, in der lediglich elementare UND- und 11.2.3
ODER-Verknüpfungen auftauchen. Mit Hilfe des Gesetzes von De Morgan erhalten wir
aus (11.6) den Ausdruck

y D x1 C .x2  x3 / C .x4  x5 / : (11.7)

Dabei ist zu beachten, dass die p-MOS Transistoren bei einem L-Pegel am Gate-Anschluss
leiten und bei H-Pegel sperren, so dass es bereits durch die p-MOS Transistoren zu einer
Invertierung der Eingangssignale kommt. Statt der Signale x1 , x2 , x3 , x4 und x5 müssen an
die Gate-Anschlüsse der p-MOS Transistoren also die entsprechenden invertierten Signale
x1 , x2 , x3 , x4 und x5 angelegt werden. Dies führt schließlich auf die in Abb. 11.2 gezeigte
Anordnung für den p-MOS Block.
An dieser Stelle sei angemerkt, dass sich der p-MOS Block auch durch direkte Um-
wandlung des n-MOS Blocks entwerfen lässt, indem alle Serienschaltungen durch Par-
allelschaltungen und umgekehrt ersetzt werden. In dem gezeigten Beispiel besteht der
n-MOS Block aus drei in Serie geschalteten Teilschaltungen: dem einzelnen Transistor
T1 , der Parallelschaltung aus T2 und T3 sowie der Parallelschaltung aus T4 und T5 . Im
p-MOS Block werden diese Teilschaltungen daher parallel geschaltet. Die Teilschaltun-
gen selbst werden ebenfalls umgewandelt, d. h. die beiden Parallelschaltungen (T2 und T3
sowie T4 und T5 ) werden in Serienschaltungen umgewandelt. Dies führt dann ebenfalls
auf die in Abb. 11.2 gezeigte Schaltung.

Lösung zu c. Dimensionierung der Transistoren

Wir betrachten zunächst den p-MOS Block (Abb. 11.2) und dimensionieren dessen
Transistoren gemäß der Vorgabe, dass die Anstiegszeit tr des Gatters in jedem Fall klei-
ner oder gleich der Anstiegszeit eines Inverters, dem so genannten Referenzinverter,
mit w= ljeq;p D 4=1 sein soll. Dazu muss gewährleistet sein, dass für alle möglichen
Strompfade von der Betriebsspannung UB hin zum Ausgang y gilt, dass das effektive 11.2.4
210 11 Logikschaltungen

Abb. 11.2 CMOS-Gatter mit UB

dem p-MOS Block gemäß Gl.
(11.7) und dem n-MOS Block
gemäß Abb. 11.1
x2 T7 x4 T9

x1 T6 p-MOS Block
x3 T8 x5 T10

n-MOS Block

w= l-Verhältnis der auf dem Pfad liegenden Transistoren größer oder gleich dem w= l-
Verhältnis des p-MOS Transistors im Referenzinverter w= ljeq;p ist.
Bei der Dimensionierung ist es zweckmäßig, mit dem ungünstigsten Strompfad, d. h.
dem Pfad mit der größten Anzahl in Serie geschalteter Transistoren, zu beginnen.
Aus den beiden Möglichkeiten für den ungünstigsten Strompfad wählen wir hier z. B.
den Pfad T7 ! T8 entlang der in Serie geschalteten Transistoren T7 und T8 . Mit (11.1)
ergibt sich dann die Forderung

1 1 1
C D : (11.8)
w= ljT 7 w= ljT 8 w= ljeq;p

Üblicherweise wählt man für beide Transistoren das gleiche w= l-Verhältnis. Wir erhalten
daher
1 1
2 D : (11.9)
w= ljT 7;T 8 w= ljeq;p
Umstellen ergibt

w= ljT 7;T 8 D 2 w= ljeq;p

D 8=1 : (11.10)

Bei zwei in Reihe geschalteten Transistoren müssen diese also doppelt so groß dimen-
sioniert werden wie der entsprechende Transistor des Referenzinverters. Aus Symmetrie-
gründen ergibt sich für die Transistoren T9 und T10 das gleiche Ergebnis, d. h. es gilt

w= ljT 7;T 8;T 9;T 10 D 2 w= ljeq;p

D 8=1 : (11.11)
11.2 Entwurf von CMOS-Gattern (I) 211

Für den Strompfad durch den Transistor T6 ergibt sich direkt

w= ljT 6 D w= ljeq;p
D 4=1 : (11.12)

Der Transistor T6 wird also genauso groß dimensioniert wie der p-MOS Transistor des
Referenzinverters.
Eine analoge Vorgehensweise ergibt sich bei der Dimensionierung der Transistoren
des in Abb. 11.1 gezeigten n-MOS Blocks. Damit die Abfallzeit tf des Gatters in jedem
Fall kleiner oder gleich der Abfallzeit des Referenzinverters ist, muss für alle möglichen
Strompfade vom Ausgang y hin zur Masse gelten, dass das effektive w= l-Verhältnis der
auf dem Pfad liegenden Transistoren gleich oder größer dem w= l-Verhältnis des n-MOS
Transistors im Referenzinverter w= ljeq;n ist.
Aus mehreren Möglichkeiten für den ungünstigsten Strompfad wählen wir hier z. B.
den Pfad T1 ! T2 ! T4 entlang der drei in Serie geschalteten Transistoren T1 , T2 und
T4 . Mit (11.1) ergibt sich dann die Forderung

1 1 1 1
C C D : (11.13)
w= ljT 1 w= ljT 2 w= ljT 4 w= ljeq;n

Wählt man, wie üblich, für die drei Transistoren das gleiche w= l-Verhältnis, so erhält man

1 1
3 D : (11.14)
w= ljT 1;T 2;T 4 w= ljeq;n

Umstellen ergibt
w= ljT 1;T 2;T 4 D 3 w= ljeq;n : (11.15)
Die drei in Serie geschalteten Transistoren müssen also dreimal so groß dimensioniert
werden wie der entsprechende Transistor des Referenzinverters. Aus Symmetriegründen
erhalten wir für die anderen Transistoren des n-MOS Blocks das gleiche Ergebnis, d. h.

w= ljn D 3 w= ljeq;n
D 6=1 : (11.16)

PSpice: 11_CMOS-Entwurf_I und 11_ReferenzInverter

 212 11 Logikschaltungen

11.3 Entwurf von CMOS-Gattern (II)

Aufgabenstellung
Die logische Funktion

y D x1 C Œx2  Œx3 C .x4  x5 / (11.17)

ist in CMOS-Technik zu implementieren.

a. Entwerfen Sie den n-MOS und den p-MOS Block der Schaltung.
b. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die Abfall-
zeiten des Gatters im ungünstigsten Fall denen eines Inverters mit den w= l-
Verhältnissen w= ljeq;n D 2=1 und w= ljeq;p D 4=1 entsprechen.
c. Schätzen Sie die Anstiegs- und Abfallzeiten der Schaltung für den günstigsten
und den ungünstigsten Fall ab, wenn die Betriebsspannung UB D 5 V und die
Lastkapazität CL D 10 pF beträgt. Für die Transistoren gelte kn D 20 A V2
und kp D 10 A V2 .
d. Schätzen Sie den Flächenbedarf des Gatters ab, wenn die Kanallänge l D 1 m
beträgt.

Lösung zu a. Entwurf des n-MOS und des p-MOS Blocks

Bei der gegebenen Funktion (11.17) bietet es sich an, zunächst den n-MOS Block zu
entwerfen. Dazu invertieren wir (11.17) und erhalten

y D x1 C Œx2  Œx3 C .x4  x5 / : (11.18)

Da diese Funktion festlegt, wann der Ausgang der Schaltung auf Low-Pegel geht, kann
daraus direkt die Verschaltung der n-MOS Transistoren bestimmt werden, wobei eine
11.2.3 UND-Verknüpfung einer Serienschaltung und eine ODER-Verknüpfung einer Parallel-
schaltung der Transistoren entspricht. Für den n-MOS Block ergibt sich somit die in
Abb. 11.3, unten, gezeigte Anordnung.
Zur Realisierung des p-MOS Blocks, der festlegt, wann der Ausgang der Schaltung auf
H-Pegel geht, gehen wir von der ursprünglichen Funktion (11.17) aus und stellen diese in
einer Form dar, in der nur noch elementare UND- und ODER-Verknüpfungen auftreten.
Mit Hilfe des Gesetzes von De Morgan erhalten wir

y D x1  Œx2 C Œx3  .x4 C x5 / : (11.19)

Da die p-MOS Transistoren eine Invertierung der Eingangssignale bewirken, sind an die
entsprechenden Eingänge statt der Signale x1 , x2 , ... , x5 die Signale x1 , x2 , . . . , x5 zu legen
und es ergibt sich für den p-MOS Block die in Abb. 11.3, oben, gezeigte Anordnung.
11.3 Entwurf von CMOS-Gattern (II) 213

Abb. 11.3 CMOS-Gatter zur UB

Realisierung der logischen
Funktion (11.17)
x1 T6

x3 T8 p-MOS Block
x2 T7

x4 T9 x5 T10

x2 T2

x1 T1 x4 T4 n-MOS Block
x3 T3
x5 T5

Lösung zu b. Dimensionierung der Transistoren

Bei der Dimensionierung beginnen wir mit den Transistoren des p-MOS Blocks aus
Abb. 11.3. Um die Forderung nach der Einhaltung der vorgegebenen Schaltzeit auch
im ungünstigsten Fall einhalten zu können, suchen wir zunächst den Strompfad mit den
meisten Transistoren. Dies ist hier entweder der Pfad T6 ! T8 ! T9 oder aber der Pfad 11.2.4
T6 ! T8 ! T10 . Das sich aus der Serienschaltung der jeweils drei Transistoren ergebende
w= l-Verhältnis muss gleich dem gegebenen w= l-Verhältnis des Referenzinverters sein.
Daraus folgt für die Transistoren T6 , T8 , T9

1 1 1 1
C C D : (11.20)
w= ljT 6 w= ljT 8 w= ljT 9 w= ljeq;p

Dimensionieren wir die drei Transistoren zweckmäßigerweise jeweils gleich groß, so er-
halten wir
1 1
3 D : (11.21)
w= ljT 6;T 8;T 9 w= ljeq;p
Umstellen ergibt schließlich

w= ljT 6;T 8;T 9 D 3 w= ljeq;p

D 12=1 : (11.22)
214 11 Logikschaltungen

Das w= l-Verhältnis des Transistors T10 wählen wir aus Symmetriegründen gleich groß
wie das von T9 , d. h.

w= ljT 10 D 12=1 : (11.23)

Die Dimensionierung des noch fehlenden Transistors T7 erfolgt durch Analyse des
Strompfades T6 ! T7 . Hier ergibt sich die Forderung

1 1 1
C D : (11.24)
w= ljT 6 w= ljT 7 w= ljeq;p

Umstellen führt auf

1 1 1 1 1 1
D  D  D (11.25)
w= ljT 7 w= ljeq;p w= ljT 6 4 12 6

und schließlich

w= ljT 7 D 6=1 : (11.26)

In entsprechender Weise werden nun die Transistoren des n-MOS Blocks aus Abb. 11.3
dimensioniert. Für den ungünstigsten Strompfad T2 ! T4 ! T5 muss also gelten

1 1 1 1
C C D : (11.27)
w= ljT 2 w= ljT 4 w= ljT 5 w= ljeq;n

Auch hier wählen wir für alle drei Transistoren das gleiche w= l-Verhältnis und erhalten

1 1
3 D : (11.28)
w= ljT 2;T 4;T 5 w= ljeq;n

Umstellen ergibt

w= ljT 2;T 4;T 5 D 3 w= ljeq;n

D 6=1 : (11.29)

Für den Strompfad T2 ! T3 erhalten wir

1 1 1
C D : (11.30)
w= ljT 2 w= ljT 3 w= ljeq;n

Umstellen führt auf

1 1 1 1 1 1
D  D  D ; (11.31)
w= ljT 3 w= ljeq;n w= ljT 2 2 6 3
11.3 Entwurf von CMOS-Gattern (II) 215

womit sich schließlich

w= ljT 3 D 3=1 (11.32)

ergibt. Für den Transistor T1 erhalten wir direkt

w= ljT 1 D w= ljeq;n
D 2=1 : (11.33)

PSpice: 11_CMOS-Entwurf_II und 11_ReferenzInverter

Lösung zu c. Schaltzeiten im günstigsten und ungünstigsten Fall

Die Schaltzeiten im ungünstigsten Fall sind identisch mit denen des Referenzinverters mit
w= ljeq;p D 4=1 und w= ljeq;n D 2=1, da die Schaltung nach diesen Vorgaben dimensio-
niert wurde. Mit (11.3) und (4.7) ergibt sich für die Anstiegszeit eines CMOS-Inverters

3 CL 3 CL 11.2.2
tr  D (11.34)
ˇp UB kp w= ljp UB

und mit (11.4) und (4.4) entsprechend für die Abfallzeit

3 CL 3 CL
tf  D : (11.35)
ˇn UB kn w= ljn UB

Mit UB D 5 V, CL D 10 pF, kn D 20 A V2 , kp D kn =2, w= ljp D 4=1 und w= ljn D

2=1 erhalten wir damit
tr D tf  150 ns : (11.36)
Der günstigste Fall tritt ein, wenn sämtliche Transistoren eines Blockes leiten. Um die
Schaltzeiten für diesen Fall zu berechnen, bestimmen wir zunächst mit Hilfe von (11.1)
und (11.2) das effektive w= l-Verhältnis für den p-MOS Block, wenn alle darin enthalte-
nen Transistoren leiten. Die Parallelschaltung aus T9 und T10 ergibt ein effektives w= l-
Verhältnis von 12=1 C 12=1 D 24=1. Durch den dazu in Serie geschalteten Transistor T8
erhalten wir 1=.1=24 C 1=12/ D 8=1. Die Parallelschaltung mit T7 ergibt 8=1 C 6=1 D
14=1 und die Serienschaltung mit T6 ergibt schließlich ein effektives w= l-Verhältnis des
p-MOS Blocks von 1=.1=14 C 1=12/ D 6;46=1. Setzen wir diesen Wert in (11.34) ein, so
ergibt sich im günstigsten Fall eine Anstiegszeit von

tr  93 ns : (11.37)

Mit dem n-MOS Block wird analog verfahren. Die Serienschaltung T4 , T5 ergibt ein
effektives w= l-Verhältnis von 1=.1=6 C 1=6/ D 3=1. Durch den dazu parallel geschal-
teten Transistor T3 erhalten wir 3=1 C 3=1 D 6=1. Die Serienschaltung mit T2 ergibt
216 11 Logikschaltungen

1=.1=6 C 1=6/ D 3=1 und die Parallelschaltung mit T1 ergibt schließlich ein effektives
w= l-Verhältnis des n-MOS Blocks von 3=1 C 2=1 D 5=1. Setzen wir diesen Wert in
(11.35) ein, ergibt sich im günstigsten Fall eine Abfallzeit von

tf  60 ns : (11.38)

Lösung zu d. Flächenbedarf des Gatters

Einen Schätzwert für den Flächenbedarf des Gatters erhalten wir durch Summation des
Flächenbedarfs Ai D wi li der einzelnen Transistoren Ti des Gatters. Die Verdrahtung
der Transistoren bleibt bei dieser überschlägigen Berechnung unberücksichtigt. Bei der
Dimensionierung gemäß Teilaufgabe b. und einer Kanallänge von l D 1 m besteht das
Gatter nach Abb. 11.3 aus

1 Transistor mit w D 2 m,
1 Transistor mit w D 3 m,
4 Transistoren mit w D 6 m und
4 Transistoren mit w D 12 m.

Es ergibt sich also insgesamt ein Flächenbedarf von

A  77 m2 : (11.39)

Es sei an dieser Stelle angemerkt, dass es bei der Dimensionierung der Transistoren
unendlich viele Lösungen gibt. Zum einen ist es nämlich nicht erforderlich, alle Transis-
toren des jeweils betrachteten Strompfades mit dem gleichen w= l-Verhältnis zu versehen.
Vielmehr ist eine beliebige Verteilung der w= l-Verhältnisse möglich, solange nur das ef-
fektive w= l-Verhältnis gleich dem w= l-Verhältnis im Referenzinverter ist. Zum anderen
kann auch die Reihenfolge der jeweils betrachteten Strompfade das Ergebnis beeinflussen,
wie im folgenden Beispiel kurz gezeigt wird:
Es wird wieder das CMOS-Gatter nach Abb. 11.3 betrachtet. Beginnt man bei der Di-
mensionierung des p-MOS Blocks nicht mit dem ungünstigsten Strompfad, sondern mit
dem Pfad T6 ! T7 , so erhält man

w= ljT 6;T 7 D 2 w= ljeq;p D 8=1 : (11.40)

Für den Strompfad T6 ! T8 ! T9 ergibt sich

w= ljT 8;T 9 D 16=1 : (11.41)

Aus Symmetriegründen folgt

w= ljT 10 D w= ljT 9 D 16=1 : (11.42)

11.4 C2 MOS-Technologie 217

Beginnt man bei der Dimensionierung des n-MOS Blocks ebenfalls nicht mit dem un-
günstigsten Strompfad, sondern mit dem Pfad durch T1 , so erhält man

w= ljT 1 D w= ljeq;n D 2=1 : (11.43)

Für den Pfad T2 ! T3 ergibt sich

w= ljT 2;T 3 D 2 w= ljeq;n D 4=1 : (11.44)

Und für den Pfad T2 ! T4 ! T5 erhält man schließlich

w= ljT 4;T 5 D 8=1 : (11.45)

Die Ergebnisse unterscheiden sich also deutlich von denen aus Teilaufgabe b. Bei einer
gegebenen Kanallänge von l D 1 m besteht das CMOS-Gatter in diesem Beispiel aus

1 Transistor mit w D 2 m,
2 Transistoren mit w D 4 m,
4 Transistoren mit w D 8 m und
3 Transistoren mit w D 16 m.

Es ergibt sich also insgesamt ein Flächenbedarf von A  90 m2 und somit ein höherer
Wert als bei der Dimensionierung gemäß Teilaufgabe b.

11.4 C2 MOS-Technologie

Aufgabenstellung
Skizzieren Sie einen Inverter, ein NAND- und ein NOR-Gatter sowie ein Gatter,
welches die logische Funktion y D x1  .x2 C .x3  x4 // realisiert, in getakteter
CMOS-Logik (C2 MOS).

Lösung
Bei der C2 MOS-Technologie wird die n-MOS Logik nach den gleichen Regeln entworfen
wie der n-MOS Block bei CMOS-Schaltungen. Für den C2 MOS-Inverter erhält man daher
die in Abb. 11.4, links, gezeigte Schaltung. Das NAND-Gatter in C2 MOS-Technologie ist
in Abb. 11.4, rechts, dargestellt. Abb. 11.5 zeigt das NOR-Gatter (links) sowie das Gatter 11.2.5
zur Realisierung der Funktion y D x1  .x2 C .x3  x4 // (rechts) in C2 MOS-Technologie.
218 11 Logikschaltungen

UB UB

Φ T1 Φ T1
y=x y = x1 . x2

CL x1 CL
x
x2

Φ T2 Φ T2

Abb. 11.4 Inverter (links) und NAND-Gatter (rechts) in C2 MOS-Technologie

UB UB

Φ T1 Φ T1
y = x1 + x2 y = x1 . (x2 + (x3. x4))

CL x1 CL

x1 x2
x3
x2
x4

Φ T2

Φ T2

Abb. 11.5 NOR-Gatter (links) und Gatter zur Realisierung der Funktion
y D x1  .x2 C .x3  x4 // (rechts) in C2 MOS-Technologie

PSpice: 11_C2MOS-Inverter
11.5 Treiberschaltung für große kapazitive Lasten 219

11.5 Treiberschaltung für große kapazitive Lasten

Aufgabenstellung
Gegeben sei das CMOS-Gatter nach Abb. 11.6, bestehend aus einer Logik-
Schaltung und einem Komplementärinverter als Ausgangstreiber, mit dem eine
Lastkapazität umgeladen werden soll.

Abb. 11.6 Umladen einer CMOS-Gatter

großen parasitären Lastkapazi-
UB
tät mit einem CMOS-Inverter

Logik Y

Ce CL

Dabei gelten folgende Überlegungen: Die Eingangskapazität Ce eines Inverters

ist im Wesentlichen durch dessen Gatekapazität gegeben und damit – bei vorgege-
bener Kanallänge l – proportional zur Kanalweite w der Transistoren, d. h. es gilt

Ce w: (11.46)

Die lastabhängige Schaltzeit eines Inverters sei td 0 , wenn der Inverter so dimen-
sioniert ist, dass die Eingangskapazität ebenso groß ist wie die Lastkapazität des
Inverters, d. h. wenn Ce D CL ist. Da die Schaltzeit proportional der Lastkapazität
CL ist, gilt für den Fall, dass die Lastkapazität k mal so groß ist wie die Eingangs-
kapazität Ce für die sich dann ergebende Schaltzeit

td D k td 0 : (11.47)

Für den in Abb. 11.6 gezeigten Fall mit der Lastkapazität CL und der Eingangska-
pazität Ce ergibt sich also eine Verzögerungszeit von

CL
td D td 0 ; (11.48)
Ce

die für große Verhältnisse CL =Ce sehr große Werte annehmen kann.
Im Folgenden soll nun gezeigt werden, dass sich die Schaltzeit mit Hilfe zusätz-
licher, geeignet dimensionierter Inverter, bei denen die zu treibende Lastkapazität
220 11 Logikschaltungen

von Stufe zu Stufe um einen bestimmten Faktor k ansteigt, d. h.

Ci C1 D k Ci ; (11.49)

(vgl. Abb. 11.7) deutlich verringern lässt.

CMOS-Gatter Inverterkette
UB UB UB
UB

Logik Y

Ce C1 C2 CN CL

Abb. 11.7 Umladen einer großen Lastkapazität mit einer Inverterkette

a. Gegeben sei die in Abb. 11.7 gezeigte Schaltung, bei der die Lastkapazitäten
von Stufe zu Stufe um den Faktor k ansteigen. Bestimmen Sie die Gesamtver-
zögerungszeit td;ges der aus Ausgangstreiber und nachgeschalteter Inverterkette
mit N Invertern bestehenden Anordnung in Abhängigkeit von td 0 , k und der
Gesamtzahl (N C 1) der Inverter.
b. Eliminieren Sie den Term .N C1/ in dem in Teilaufgabe a. gefundenen Ausdruck
für die Gesamtverzögerungszeit. Hinweis: Bestimmen Sie zu diesem Zweck die
Beziehung zwischen der Lastkapazität CL und der Eingangskapazität Ce des
Ausgangstreibers.
c. Bestimmen Sie das Kapazitätsverhältnis k so, dass die Gesamtverzögerungszeit
td;ges der Schaltung, bestehend aus Ausgangstreiber und Inverterkette, minimal
wird. Wie groß ist die Anzahl N der zusätzlichen Inverter in diesem Fall zu
wählen?

Die hergeleiteten Beziehungen sollen nun in einem praktischen Beispiel angewen-

det werden: Der Ausgangstreiber habe ein w= l-Verhältnis von w= ljp D 4=1 bzw.
w= ljn D 2=1 und eine Eingangskapazität von Ce D 10 fF. Die zu treibende Last
sei CL D 1 pF.

d. Wie viele zusätzliche Inverterstufen werden benötigt, um die Gesamtverzöge-

rungszeit zu minimieren? Wie groß ist der Faktor k zu wählen?
e. Geben Sie die w= l-Verhältnisse der Transistoren in der Inverterkette an.
11.5 Treiberschaltung für große kapazitive Lasten 221

Lösung zu a. Ausdruck für die Gesamtverzögerungszeit

Da das Verhältnis von Last- zu Eingangskapazität für jede Stufe der Schaltung den Fak-
tor k aufweist und gemäß (11.47) die Verzögerungszeit eines jeden Inverters td D k td 0
beträgt, ergibt sich bei insgesamt .N C 1/ Invertern eine Gesamtverzögerungszeit von

td;ges D .N C 1/td
D .N C 1/k td 0 : (11.50)

Lösung zu b. Eliminieren des Terms .N C 1/

Da das Kapazitätsverhältnis von einer Stufe zur nächsten jeweils k beträgt, gilt für die
letzte Stufe der Schaltung
CL D k CN : (11.51)
Für die .N  1/-te Stufe ergibt sich analog

CN D k CN 1 : (11.52)

Entsprechend gilt für die erste Stufe der Inverterkette

C2 D k C1 (11.53)

und
C1 D k Ce (11.54)
für den Ausgangstreiber des Gatters. Durch rekursives Einsetzen erhalten wir aus den
obigen Gleichungen zunächst die Beziehung

CL D k .N C1/ Ce : (11.55)

Division durch Ce und anschließendes Logarithmieren führt auf

 
CL
ln D .N C 1/ ln k : (11.56)
Ce

Durch Umstellen nach .N C 1/ ergibt sich der Ausdruck


CL
ln Ce
.N C 1/ D : (11.57)
ln k

Durch Einsetzen dieses Ergebnisses in (11.50) eliminieren wir den Term .N C 1/ und
erhalten somit für die Gesamtverzögerungszeit
 
k CL
td;ges D ln td 0 : (11.58)
ln k Ce
222 11 Logikschaltungen

Lösung zu c. Minimierung der Gesamtverzögerungszeit

Die Gesamtverzögerungszeit nach (11.58) wird minimal, wenn der Ausdruck

k
.k/ D (11.59)
ln k

minimal wird, d. h. wenn gilt

d ln k  1
D D0: (11.60)
dk .ln k/2

Daraus folgt
k D e  2;718 : (11.61)

Eine minimale Gesamtverzögerungszeit ergibt sich also, wenn das Kapazitätsverhältnis k

gleich der Eulerschen Zahl e (Basis des natürlichen Logarithmus) ist. Für die Anzahl der
zusätzlich erforderlichen Inverterstufen erhalten wir mit (11.57) und k D e
 
CL
N D ln 1: (11.62)
Ce

Lösung zu d. Praktisches Beispiel

Mit den gegebenen Zahlenwerten bestimmt sich aus (11.62) die Anzahl der zusätzlich
erforderlichen Inverterstufen zu
   
CL 1 pF
N D ln  1 D ln  1 D ln 100  1 D 3;605 : (11.63)
Ce 10 fF

Da für die Anzahl der zusätzlichen Inverter nur ein ganzzahliges Ergebnis infrage kommt
und es sich zudem um eine gerade Zahl handeln muss, damit keine Inversion des Signals
eintritt, wählen wir N D 4. Für diesen Fall ergibt sich durch Umstellen von (11.55)
s
.N C1/ CL p
kD D 100 D 2;512
5
(11.64)
Ce

und mit (11.50) eine Gesamtverzögerungszeit von

td;ges D .N C 1/k td 0 D 5  2;512 td 0 D 12;56 td 0 : (11.65)

Im Vergleich dazu ergibt sich bei einem einzelnen Ausgangstreiber gemäß (11.48) die
deutlich größere Verzögerungszeit von td;ges D 100 td 0 .
11.5 Treiberschaltung für große kapazitive Lasten 223

Tab. 11.1 w= l-Verhältnisse der Transistoren in den vier Inverterstufen

i D1 i D2 i D3 i D4
w= ljp;i 10;05=1 25;24=1 63;40=1 159;2=1
w= ljn;i 5;02=1 12;62=1 31;70=1 79;6=1

Lösung zu e. w=l -Verhältnisse der Transistoren

Da die Eingangskapazität Ci von einer Stufe zur nächsten um den Faktor k D 2;512 wach-
sen muss, um die Gesamtverzögerungszeit der Schaltung zu minimieren, müssen auch die
w= l-Verhältnisse der Transistoren von einer Stufe zur nächsten um diesen Faktor größer
werden. Ausgehend von dem Ausgangstreiber mit den w= l-Verhältnissen w= ljp D 4=1
bzw. w= ljn D 2=1, erhalten wir daher die in Tab. 11.1 angegebenen w= l-Verhältnisse
der nachfolgenden Stufen. Die folgenden beiden PSpice-Simulationen belegen, dass es
durch die Verwendung der Inverterkette zu einer deutlichen Verringerung der Schaltzeiten
kommt.

PSpice: 11_Ohne_Inverterkette und 11_Mit_Inverterkette

Herstellung integrierter Schaltungen
in CMOS-Technik 12

12.1 Layout-Analyse

Aufgabenstellung
Gegeben sei das in Abb. 12.1 gezeigte Layout der bei der Herstellung einer CMOS-
Schaltung verwendeten Masken. Die Substratanschlüsse der Transistoren wurden
der Übersichtlichkeit halber nicht mit eingezeichnet.

Legende

NWELL

PMOS

NMOS

A B METAL

POLY

CONTACT

C Z C

Abb. 12.1 Layout einer CMOS-Schaltung

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 225
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]
 226 12 Herstellung integrierter Schaltungen in CMOS-Technik

a. Zeichnen Sie das zugehörige Schaltbild auf Transistorebene.

b. Welche logische Funktion wird realisiert?

Lösung zu a. Schaltbild
Im Layout der Schaltung (Abb. 12.2) sind deutlich die beiden p-Kanal Transistoren T1 und
T2 sowie die beiden n-Kanal Transistoren T3 und T4 zu erkennen, wobei die p-Kanal Tran-
sistoren ein größeres w= l-Verhältnis haben als die n-Kanal Transistoren. Die Transistoren
12.5 sind durch Metall- oder Polysiliziumleiterbahnen miteinander verdrahtet.
12.6 Um Platz zu sparen, sind ein Drain- bzw. Source-Gebiet von T1 und T2 als ein gemein-
sames Gebiet ausgeführt, welches über eine Metallleiterbahn mit dem Schaltungsknoten
Z verbunden ist.
Beim p-Kanal Transistor T1 ist eines der Drain- bzw. Source-Gebiete mit dem Schal-
tungsknoten A und die Gate-Elektrode mit dem Knoten C verbunden. Ein Drain- bzw.
Source-Gebiet von T2 ist mit dem Knoten B und die Gate-Elektrode mit dem Knoten C
verbunden.
Analysiert man die Verdrahtung der n-Kanal Transistoren T3 und T4 auf die gleiche
Weise, so erhält man schließlich das in Abb. 12.3 gezeigte elektrische Schaltbild.

S.m.i.L.E.: 11.2_CMOS-Prozess

T1 T2

Legende

NWELL

PMOS

NMOS

A B METAL

POLY

CONTACT

T3 C Z C T4

Abb. 12.2 Layout einer CMOS-Schaltung mit den p-Kanal Transistoren T1 und T2 sowie den n-
Kanal Transistoren T3 und T4 .
12.2 Layout-Synthese 227

Abb. 12.3 Zum Layout nach C

Abb. 12.2 gehöriges elektri-
sches Schaltbild T1
A
T3

C
Z
C

T2
B
T4

Lösung zu b. Logische Funktion

Es wird das in Abb. 12.3 gezeigte Schaltbild betrachtet. Liegt der Steuereingang C auf
H-Pegel, so sperren die Transistoren T2 und T4 , während T1 und T3 leiten und somit ein
Transferelement (vgl. Abschn. 4.6) bilden. Dies hat zur Folge, dass das Eingangssignal A
auf den Ausgang Z durchgeschaltet wird.
Liegt der Steuereingang C hingegen auf L-Pegel, so bilden die Transistoren T2 und T4
ein Transferelement, wodurch das Eingangssignal B auf den Ausgang Z gelangt. Es wird
somit die logische Funktion

Z D .A  C / C .B  C / (12.1)

realisiert, was der Funktion eines 2 zu 1 Multiplexers entspricht.

PSpice: 12_Multiplexer

12.2 Layout-Synthese

Aufgabenstellung
Die logische Funktion
y D .x1 C x2 /  .x3 C x4 / (12.2)

ist in CMOS-Technik zu realisieren.

a. Zeichnen Sie das Schaltbild auf Transistorebene.

 228 12 Herstellung integrierter Schaltungen in CMOS-Technik

b. Ergänzen Sie das in Abb. 12.4 gezeigte Layout. Hinweis: Die Substratanschlüsse
der Transistoren müssen nicht dargestellt werden.

Legende

UB NWELL

PMOS

NMOS

METAL

POLY

0V
CONTACT

Abb. 12.4 Unvollständiges Layout einer CMOS-Schaltung. Das Layout ist so zu ergänzen,
dass sich die logische Funktion y D .x1 C x2 /  .x3 C x4 / ergibt

Lösung zu a. Schaltbild
Wendet man die in Kap. 11 ausführlich behandelten Entwurfsmethoden für CMOS-
Schaltungen an, so erhält man das in Abb. 12.5 gezeigte Schaltbild zur Realisierung der
logischen Funktion y D .x1 C x2 /  .x3 C x4 /.

Lösung zu b. Layout
Das unvollständige Layout (Abb. 12.4) wird nun so erweitert, dass sich die in Abb. 12.5
gezeigte Schaltung ergibt. An den Stellen, an denen die vertikal angeordneten Polysilizium-
leiterbahnen über die schraffierten Implantationsgebiete laufen, entstehen Transistoren
mit dem Polysilizium als Gate-Elektrode. Die Polysiliziumleiterbahnen werden daher
den Eingangsvariablen x1 bis x4 zugeordnet. Die oberen vier Transistoren bilden den
12.6 p-MOS Block und die unteren vier Transistoren den n-MOS Block der Schaltung. Mit
Hilfe von horizontal verlaufenden Metallleiterbahnen und Kontakten werden anschlie-
ßend die Drain- und Source-Gebiete der Transistoren so verdrahtet, dass die Schaltung
nach Abb. 12.5 entsteht. Das fertige Layout ist in Abb. 12.6 gezeigt.
An dieser Stelle sei angemerkt, dass eine deutliche Platzersparnis im Layout er-
reicht werden kann, wenn Drain- bzw. Sourceanschlüsse von Transistoren gleichen Typs
durch gemeinsame Implantationsgebiete zusammengeschaltet werden können. Zu diesem
Zweck muss in der Regel die Reihenfolge der Polysiliziumleiterbahnen in geeigneter
Weise geändert werden.
12.2 Layout-Synthese 229

Abb. 12.5 Schaltung zur UB

Realisierung der Funktion
y D .x1 C x2 /  .x3 C x4 /
x1 x3

x2 x4

x1 x2

x3 x4

So ist es beispielsweise möglich, durch Vertauschen der Leiterbahnen x3 und x4 im

Layout nach Abb. 12.6, die Implantationsgebiete der vier p-MOS Transistoren und die
Implantationsgebiete der vier n-MOS Transistoren als jeweils ein gemeinsames Gebiet
auszuführen (Abb. 12.7). Bei entsprechender Verdrahtung mit Metallleiterbahnen ergibt
sich dann ebenfalls die zu realisierende logische Funktion (12.2).

Legende

UB NWELL

PMOS

NMOS

y
METAL

POLY

0V
CONTACT

X1 X2 X3 X4

Abb. 12.6 Layout der CMOS-Schaltung nach Abb. 12.5

230 12 Herstellung integrierter Schaltungen in CMOS-Technik

Legende
UB NWELL

PMOS

NMOS
y
METAL

POLY

0V
CONTACT

X1 X2 X4 X3

Abb. 12.7 Layout der CMOS-Schaltung nach Abb. 12.5. Aus Gründen der Platzersparnis wurden
die Implantationsgebiete der Transistoren eines Typs als ein gemeinsames Gebiet ausgelegt
Anhang
13

13.1 Normreihen für Bauteilnennwerte

Tab. 13.1 Normreihe E6

1,0 1,5 2,2 3,3 4,7 6,8

Tab. 13.2 Normreihe E12

1,0 1,2 1,5 1,8 2,2 2,7 3,3 3,9 4,7 5,6 6,8 8,2

Tab. 13.3 Normreihe E24

1,0 1,1 1,2 1,3 1,5 1,6 1,8 2,0 2,2 2,4 2,7 3,0
3,3 3,6 3,9 4,3 4,7 5,1 5,6 6,2 6,8 7,5 8,2 9,1

© Springer-Verlag GmbH Deutschland, ein Teil von Springer Nature 2018 231
H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,
[Link]